基于事件触发的降低FPGA功耗的装置制造方法及图纸

本发明专利技术提供一种基于事件触发的降低FPGA功耗的装置，涉及FPGA技术领域，该装置包括：PMU和多个用于数据处理的功能模块；所述PMU中包括多个门控模块，每个所述门控模块与一个所述功能模块相对应；任一门控模块用于根据前级功能模块输出的写使能信号、所述前级功能模块的FIFO输出的空信号、以及当前功能模块输出的完成信号，输出门控时钟信号至所述当前功能模块以及所述当前功能模块的FIFO的写时钟端，以控制所述当前功能模块的时钟开启或关闭。可实现极限敏感度的休眠‑唤醒，进一步压榨功耗下限，并且这种休眠‑唤醒不是基于整个FPGA芯片的，而是基于模块的，颗粒度更细，因此低功耗控制更加精细。

【技术实现步骤摘要】

本专利技术涉及fpga，尤其涉及一种基于事件触发的降低fpga功耗的装置。

技术介绍

1、传统的现场可编程逻辑门阵列(field programmable gate array，fpga)低功耗技术，一般使用fpga自带的休眠唤醒功能，经过实践，实际它的休眠-唤醒周期较长，并且降低的功耗也很有限，如何进一步降低fpga的功耗是业界亟需解决的技术问题。

技术实现思路

1、针对现有技术存在的问题，本专利技术提供一种基于事件触发的降低fpga功耗的装置。

2、第一方面，本专利技术提供一种基于事件触发的降低fpga功耗的装置，包括：

3、pmu和多个用于数据处理的功能模块；

4、其中，所述pmu中包括多个门控模块，每个所述门控模块与一个所述功能模块相对应；

5、任一门控模块用于根据前级功能模块输出的写使能信号、所述前级功能模块的fifo输出的空信号、以及当前功能模块输出的完成信号，输出门控时钟信号至所述当前功能模块以及所述当前功能模块的fifo的写时钟端，以控制所述当前本文档来自技高网...

【技术保护点】

1.一种基于事件触发的降低FPGA功耗的装置，其特征在于，包括：

2.根据权利要求1所述的基于事件触发的降低FPGA功耗的装置，其特征在于，所述任一门控模块包括状态机模块、CDC处理电路、第一D触发器和BUFGCE单元；

3.根据权利要求2所述的基于事件触发的降低FPGA功耗的装置，其特征在于，所述状态机模块包括空闲状态、启用时钟状态和时钟预关闭状态；

4.根据权利要求3所述的基于事件触发的降低FPGA功耗的装置，其特征在于，所述状态机模块的初始状态为所述空闲状态。

5.根据权利要求3所述的基于事件触发的降低FPGA功耗的装置，其特征在于，...

【技术特征摘要】

1.一种基于事件触发的降低fpga功耗的装置，其特征在于，包括：

2.根据权利要求1所述的基于事件触发的降低fpga功耗的装置，其特征在于，所述任一门控模块包括状态机模块、cdc处理电路、第一d触发器和bufgce单元；

3.根据权利要求2所述的基于事件触发的降低fpga功耗的装置，其特征在于，所述状态机模块包括空闲状态、启用时钟状态和时钟预关闭状态；

4.根据权利要求3所述的基于事件触发的降低fpga功耗的装置，其特征在于，所述状态机模块的初始状态为所述空闲状态。

5.根据权利要求3所述的基于事件触发的降低fpga功耗的装置，其特征在于，所述状态机模块为mealy型状态机。

6.根据权利要求2所述的基于事件触发的降低fpga功耗的装置，其特征在于...

【专利技术属性】
技术研发人员：王利，赵维，赵亚琼，刘银栋，沈少辉，谢刚强，刘晓娟，魏江龙，
申请(专利权)人：北京国科天迅科技股份有限公司，
类型：发明
国别省市：