System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 阵列基板及显示面板制造技术_技高网

阵列基板及显示面板制造技术

技术编号:40823458 阅读:6 留言:0更新日期:2024-04-01 14:43
本申请实施例公开了一种阵列基板及显示面板。阵列基板包括像素区和驱动区,以及依次设置的衬底层、第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层,第一导电层包括第一走线段,第一走线段至少部分位于像素区,第二导电层包括第二走线段,第二走线段至少部分位于驱动区,第一走线段和第二走线段电连接,第三导电层包括位于像素区的公共电极,公共电极在衬底层上的正投影与第一走线段在衬底层上的正投影至少部分重叠。本申请通过将第一走线段设置在第一导电层,能够有效增大公共电极与第一走线段之间的绝缘层厚度,从而使得寄生电容减小,提高像素充电率且降低串扰风险。

【技术实现步骤摘要】

本申请涉及显示领域,具体涉及一种阵列基板及显示面板


技术介绍

1、在传统的显示面板像素设计中,为了防止漏光和串色,通常会在数据金属线上覆盖一层公共电极作为遮光电极,以此屏蔽数据线上的电场;但这一设计会导致数据线上的电容显著增加,也即像素的寄生电容显著偏大,而寄生电容的增大通常会导致像素充电率的降低,同时,寄生电容的偏大还会导致数据线对公共电极的耦合电压增大,从而使横向串扰的风险增加。


技术实现思路

1、本申请实施例提供一种阵列基板,可以解决现有阵列基板因寄生电容较大而导致像素充电率低且串扰风险高的问题。

2、本申请实施例提供一种阵列基板,像素区和驱动区,所述阵列基板还包括:

3、衬底层;

4、第一导电层,设置在所述衬底层上,所述第一导电层包括第一走线段,所述第一走线段至少部分位于所述像素区;

5、第一绝缘层,设置在所述第一导电层上;

6、第二导电层,设置在所述第一绝缘层上,所述第二导电层包括第二走线段,所述第二走线段至少部分位于所述驱动区,所述第二走线段沿所述第一方向延伸,所述第二走线段与所述第一走线段电连接;

7、第二绝缘层,设置在所述第二导电层上;

8、第三导电层,设置在所述第二绝缘层上,所述第三导电层包括位于所述像素区的公共电极,所述公共电极与所述第一走线段的延伸方向一致,所述公共电极在所述衬底层上的正投影与所述第一走线段在所述衬底层上的正投影至少部分重叠。

9、可选的,在本申请的一些实施例中,所述第一绝缘层上开设有第一转接孔,所述第二走线段通过所述第一转接孔与所述第一走线段电连接。

10、可选的,在本申请的一些实施例中,所述第一走线段延伸至所述驱动区,所述第二走线段位于所述驱动区,所述第一走线段在所述衬底层上的正投影与所述第二走线段在所述衬底层上的正投影的重叠部分位于所述驱动区。

11、可选的,在本申请的一些实施例中,所述第三导电层包括转接电极,所述转接电极与所述公共电极间隔设置;所述第二绝缘层上开设有第二转接孔和第三转接孔,所述第三转接孔贯穿所述第一绝缘层,所述第二走线段通过所述第二转接孔与所述转接电极电连接,所述转接电极通过所述第三转接孔与所述第一走线段电连接。

12、可选的,在本申请的一些实施例中,所述转接电极自所述像素区延伸至所述驱动区,所述第一走线段位于所述像素区,所述第二走线段位于所述驱动区。

13、可选的,在本申请的一些实施例中,所述公共电极与所述第一走线段在所述阵列基板厚度方向上的间距大于或等于5000微米且小于或等于12000微米。

14、可选的,在本申请的一些实施例中,所述像素区包括多个沿第二方向分布的子像素区,任意两个相邻的所述子像素区之间形成有所述第一走线段和所述公共电极;所述驱动区包括多个沿所述第二方向分布的子驱动区,任意两个相邻的所述子驱动区之间形成有所述第二走线段;所述第二走线段与所述第一走线段一一对应电连接;所述第二方向与所述第一方向呈夹角。

15、可选的,在本申请的一些实施例中,所述阵列基板包括多个所述像素区和多个所述驱动区,多个所述像素区和多个所述驱动区在所述第一方向上交替设置;在所述第一方向上,所述第一走线段和所述第二走线段交替电连接。

16、可选的,在本申请的一些实施例中,所述第二导电层还包括位于所述子驱动区的源极和漏极,所述第三导电层还包括位于所述子像素区的像素电极,所述像素电极与所述漏极电连接,所述源极与所述第二走线段电连接。

17、相应的,本申请实施例还提供一种显示面板,所述显示面板包括上述任一项所述的阵列基板。

18、本申请实施例中阵列基板包括像素区和驱动区,以及依次设置的衬底层、第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层,第一导电层包括第一走线段,第一走线段至少部分位于像素区,第二导电层包括第二走线段,第二走线段至少部分位于驱动区,第二走线段沿第一方向延伸,第二走线段与第一走线段电连接,第三导电层包括位于像素区的公共电极,公共电极与第一走线段的延伸方向一致,公共电极在衬底层上的正投影与第一走线段在衬底层上的正投影至少部分重叠。本申请通过将第一走线段设置在第一导电层,使得公共电极与第一走线段之间的间距由第二绝缘层的厚度变为第二绝缘层与第一绝缘层的厚度之和,有效增大了公共电极与第一走线段之间的绝缘层厚度,从而使得寄生电容减小,进而提高像素充电率且降低串扰风险。

本文档来自技高网...

【技术保护点】

1.一种阵列基板,其特征在于,包括像素区和驱动区,所述阵列基板还包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述第一绝缘层上开设有第一转接孔,所述第二走线段通过所述第一转接孔与所述第一走线段电连接。

3.根据权利要求2所述的阵列基板,其特征在于,所述第一走线段延伸至所述驱动区,所述第二走线段位于所述驱动区,所述第一走线段在所述衬底层上的正投影与所述第二走线段在所述衬底层上的正投影的重叠部分位于所述驱动区。

4.根据权利要求1所述的阵列基板,其特征在于,所述第三导电层包括转接电极,所述转接电极与所述公共电极间隔设置;所述第二绝缘层上开设有第二转接孔和第三转接孔,所述第三转接孔贯穿所述第一绝缘层,所述第二走线段通过所述第二转接孔与所述转接电极电连接,所述转接电极通过所述第三转接孔与所述第一走线段电连接。

5.根据权利要求4所述的阵列基板,其特征在于,所述转接电极自所述像素区延伸至所述驱动区,所述第一走线段位于所述像素区,所述第二走线段位于所述驱动区。

6.根据权利要求1至5任一项所述的阵列基板,其特征在于,所述公共电极与所述第一走线段在所述阵列基板厚度方向上的间距大于或等于5000微米且小于或等于12000微米。

7.根据权利要求1至5任一项所述的阵列基板,其特征在于,所述像素区包括多个沿第二方向分布的子像素区,任意两个相邻的所述子像素区之间形成有所述第一走线段和所述公共电极;所述驱动区包括多个沿所述第二方向分布的子驱动区,任意两个相邻的所述子驱动区之间形成有所述第二走线段;所述第二走线段与所述第一走线段一一对应电连接;所述第二方向与所述第一方向呈夹角。

8.根据权利要求7所述的阵列基板,其特征在于,所述阵列基板包括多个所述像素区和多个所述驱动区,多个所述像素区和多个所述驱动区在所述第一方向上交替设置;在所述第一方向上,所述第一走线段和所述第二走线段交替电连接。

9.根据权利要求7所述的阵列基板,其特征在于,所述第二导电层还包括位于所述子驱动区的源极和漏极,所述第三导电层还包括位于所述子像素区的像素电极,所述像素电极与所述漏极电连接,所述源极与所述第二走线段电连接。

10.一种显示面板,其特征在于,所述显示面板包括权利要求1至9任一项所述的阵列基板。

...

【技术特征摘要】

1.一种阵列基板,其特征在于,包括像素区和驱动区,所述阵列基板还包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述第一绝缘层上开设有第一转接孔,所述第二走线段通过所述第一转接孔与所述第一走线段电连接。

3.根据权利要求2所述的阵列基板,其特征在于,所述第一走线段延伸至所述驱动区,所述第二走线段位于所述驱动区,所述第一走线段在所述衬底层上的正投影与所述第二走线段在所述衬底层上的正投影的重叠部分位于所述驱动区。

4.根据权利要求1所述的阵列基板,其特征在于,所述第三导电层包括转接电极,所述转接电极与所述公共电极间隔设置;所述第二绝缘层上开设有第二转接孔和第三转接孔,所述第三转接孔贯穿所述第一绝缘层,所述第二走线段通过所述第二转接孔与所述转接电极电连接,所述转接电极通过所述第三转接孔与所述第一走线段电连接。

5.根据权利要求4所述的阵列基板,其特征在于,所述转接电极自所述像素区延伸至所述驱动区,所述第一走线段位于所述像素区,所述第二走线段位于所述驱动区。

6.根据权利要求1至5任一项所述的阵列基板,其特征在于,所述公共电极...

【专利技术属性】
技术研发人员:廖鑫龙芬
申请(专利权)人:广州华星光电半导体显示技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1