【技术实现步骤摘要】
本专利技术涉及一种横机数控系统，尤其涉及一种基于FPGA高速通讯方法的横机数控系统，提高管理层与协调层之间数据通讯效率。
技术介绍
横机数控系统中管理层与协调层之间存在高速数据通讯，两层之间数据通讯的效 率和稳定性直接影响了整个系统的性能。目前主要采用串行通讯方式，比如RS232/485、CAN 等。而串行通讯的速率已无法满足横机数控系统的高速通讯需求。
技术实现思路
本专利技术的目的在于提供一种横机机头高速换向控制方法及其控制系统，设有双口 RAM高速通讯模块，该模块上设有独立读、写的引脚，使各层信号匹配，防止信号占用时间， 防止冲突，以及采用FPGA模块内部丰富的逻辑资源，以软件编程的方式实现双口 RAM高速 通讯的方法，提高管理层与协调层之间数据通讯效率，从而提高了织造效率。本专利技术解决现有技术问题所采用的技术方案是一种基于FPGA高速通讯方法的 横机数控系统，包括带ARM模块的管理层，带DSP模块和FPGA模块的协调层、执行层，其特 征在于所述ARM模块和FPGA模块之间建有双口 RAM高速通讯模块，该模块上设有独立的读 写有效引脚。在ARM模块和FPGA...
【技术保护点】
一种基于ＦＰＧＡ高速通讯方法的横机数控系统，包括带ＡＲＭ模块的管理层，带ＤＳＰ模块和ＦＰＧＡ模块的协调层、执行层，其特征在于所述ＡＲＭ模块和ＦＰＧＡ模块之间建有双口ＲＡＭ高速通讯模块，该模块上设有独立的读写有效引脚。
【技术特征摘要】
一种基于FPGA高速通讯方法的横机数控系统，包括带ARM模块的管理层，带DSP模块和FPGA模块的协调层、执行层，其特征在于所述ARM模块和FPGA模块之间建有双口RAM高速通讯模块，该模块上设有独立的读写有效引脚。2.根据权利要求1所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所 述的双口 RAM高速通讯模块包括四个子模块双口 RAM核心模块、双端总线接口匹配模块、 PLL模块、总线时序匹配模块；所述的双口 RAM核心模块与ARM模块通讯连接；所述的双端总线接口匹配模块的一端连接ARM模块和双口 RAM核心模块，另一端连接 DSP模块和双口 RAM核心模块；所述的PLL模块与双口 RAM核心模块的两端口通讯连接；所述的总线时序匹配模块与DSP模块和ARM模块通讯连接。3.根据权利要求2所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所 述的双口 RAM核心模块上还设有时钟引脚，所述双口 RAM核心模块中的读写控制信号线和 数据线通过时序匹配后分别与读写有效引脚和时钟引脚通讯连接；所述的双端总线接口匹 配模块与ARM模块中的数据总线和地址总线通讯连接形成信号线，该信号线与双口 RAM核 心模块通讯连接。4.根据权利要求2或3所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在 于所述的双端总线接口匹配模块包括读写有效信号的匹配模块和数据总线和地址总线，所 述数据总...
【专利技术属性】
技术研发人员：胡旭东，张华，史伟民，彭来湖，张建义，张丹，
申请(专利权)人：浙江理工大学，杭州与非科技有限公司，
类型：发明
国别省市：86[中国|杭州]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。