一种基于ＦＰＧＡ高速通讯方法的横机数控系统技术方案

本发明专利技术涉及一种基于ＦＰＧＡ高速通讯方法的横机数控系统。它包括带ＡＲＭ模块的管理层，带ＤＳＰ模块和ＦＰＧＡ模块的协调层、执行层，其特征在于所述ＡＲＭ模块和ＦＰＧＡ模块之间建有双口ＲＡＭ高速通讯模块，该模块上设有独立的读写有效引脚。本发明专利技术具有的突出的实质性特点：设有双口ＲＡＭ高速通讯模块，该模块上设有独立读、写的引脚，使各层信号匹配，防止信号占用时间，防止冲突，以及采用ＦＰＧＡ模块内部丰富的逻辑资源，以软件编程的方式实现双口ＲＡＭ高速通讯的方法，提高管理层与协调层之间数据通讯效率，从而提高了织造效率。该控制系统的控制方法不仅提高了通讯速率，而且具有很强的抗干扰性和通用性等特点。

【技术实现步骤摘要】

本专利技术涉及一种横机数控系统，尤其涉及一种基于FPGA高速通讯方法的横机数控系统，提高管理层与协调层之间数据通讯效率。
技术介绍
横机数控系统中管理层与协调层之间存在高速数据通讯，两层之间数据通讯的效 率和稳定性直接影响了整个系统的性能。目前主要采用串行通讯方式，比如RS232/485、CAN 等。而串行通讯的速率已无法满足横机数控系统的高速通讯需求。
技术实现思路
本专利技术的目的在于提供一种横机机头高速换向控制方法及其控制系统，设有双口 RAM高速通讯模块，该模块上设有独立读、写的引脚，使各层信号匹配，防止信号占用时间， 防止冲突，以及采用FPGA模块内部丰富的逻辑资源，以软件编程的方式实现双口 RAM高速 通讯的方法，提高管理层与协调层之间数据通讯效率，从而提高了织造效率。本专利技术解决现有技术问题所采用的技术方案是一种基于FPGA高速通讯方法的 横机数控系统，包括带ARM模块的管理层，带DSP模块和FPGA模块的协调层、执行层，其特 征在于所述ARM模块和FPGA模块之间建有双口 RAM高速通讯模块，该模块上设有独立的读 写有效引脚。在ARM模块和FPGA模块之间建有双口 RAM高速通讯模块，以及FPGA模块内 部丰富的逻辑资源，以软件编程的方式实现双口 RAM高速通讯的方法使各层信号匹配，防 止信号占用时间，防止冲突，有利于提高管理层与协调层之间数据通讯效率。作为对上述技术方案的进一步完善和补充，本专利技术采用如下技术措施所述的双 口 RAM高速通讯模块包括四个子模块双口 RAM核心模块、双端总线接口匹配模块、PLL模 块、总线时序匹配模块；所述的双口 RAM核心模块与ARM模块通讯连接；所述的双端总线接口匹配模块的一端连接ARM模块和双口 RAM核心模块，另一端 连接DSP模块和双口 RAM核心模块；所述的PLL模块与双口 RAM核心模块的两端口通讯连接；所述的总线时序匹配模块与DSP模块和ARM模块通讯连接。双口 RAM核心模块的系统参数、双端总线接口匹配模块、总线时序匹配模块和PLL 模块的参数都可以根据系统要求更改，其中，双口 RAM核心模块集成了双端总线接口匹配 模块和总线时序匹配模块，可独立工作，无需再配置其他逻辑器件，具有较高的集成度和稳 定性。所述的双口 RAM核心模块上设有读写有效引脚和时钟引脚，所述双口 RAM核心模 块中的读写控制信号线和数据线通过时序匹配后分别与读写有效引脚和时钟引脚通讯连 接；所述的双端总线接口匹配模块与ARM模块中的数据总线和地址总线通讯连接形成信号 线，该信号线与双口 RAM核心模块通讯连接。在Quartus II软件中，将FPGA模块内部的M9K模块配置成双口 RAM核心模块，并将双口 RAM核心模块的存储空间设置为16K*8bits，即数据位宽设为8位，地址位宽设为14位。将双口 RAM核心模块上的数据总线、地址总线、 读写控制信号线和数据有效信号线连接到双端总线接口匹配模块，形成与双口 RAM匹配的 信号线。然后，匹配后的地址总线和数据总线直接连接到双口 RAM的地址总线和数据总线 接口上；匹配后的读写有效信号再经总线时序匹配模块后，连接到双口 RAM核心模块的相 应引脚上。所述的双端总线接口匹配模块包括读写有效信号的匹配模块和数据总线和地址 总线，所述数据总线和地址总线又与三态缓冲器通讯连接，三态缓冲器的使能端分别接收 经匹配后的读、写使能信号。双口 RAM核心模块通讯涉及ARM模块、DSP模块与双口 RAM核 心模块之间的读写操作，然而，三者的总线接口各不相同，所以不能直接对接，需匹配后才 能连接在一起。以ARM模块为例，ARM模块的读写控制信号要和数据有效信号、地址片选信 号相与并取反之后才能形成与双口 RAM核心模块匹配的读写有效信号。三态缓冲器有利于控制双端总线接口匹配模块上的信号占用时间，防止总线冲 突。所述的PLL模块以外部10MHZ有源晶振为时钟源，经倍频后，其工作频率设为 300MHZ。将双口 RAM核心模块的两个端口都设成同一工作频率，以统一读写时钟频率。时 钟信号由PLL模块提供。按照双口 RAM核心模块的读使能信号、写使能信号以及时钟信号，所述总线时序 匹配模块对DSP模块、ARM模块上的读使能信号、写使能信号以及时钟信号进行匹配，使DSP 模块、ARM模块上的信号与双口 RAM上的相应信号同步，达到时序匹配；当DSP模块或ARM模 块进行一次读、写操作时，总线时序匹配模块定时扫描DSP模块、ARM模块上的读写信号，当 读、写使能信号有效，且总线时序匹配模块捕捉到DSP、ARM上的时钟上升沿时，使双口 RAM 上对应引脚有效，此时，DSP模块或ARM模块完成一次读、写操作；经过三个时钟周期后，清 除DSP模块或ARM模块上的读、写使能信号以及时钟信号，一次读、写操作结束。该控制系 统的控制方法不仅提高了通讯速率，而且具有很强的抗干扰性和通用性等特点。所述ARM模块为S3C2440，所述DSP模块为TMS320LF2812，所述FPGA为 EP3C10E144C8，所述双口 RAM核心模块为由内嵌于FPGA内的M9K模块。本专利技术具有的突出的实质性特点设有双口 RAM高速通讯模块，该模块上设有独 立读、写的引脚，使各层信号匹配，防止信号占用时间，防止冲突，以及采用FPGA模块内部 丰富的逻辑资源，以软件编程的方式实现双口 RAM高速通讯的方法，提高管理层与协调层 之间数据通讯效率，从而提高了织造效率。该控制系统的控制方法不仅提高了通讯速率，而 且具有很强的抗干扰性和通用性等特点。附图说明图1为本专利技术的控制系统示意图；图2为本专利技术中管理层和协调层通过双口 RAM高速通讯模块连接的结构示意图；图3为本专利技术中双口 RAM核心模块结构示意图； 图4为本专利技术中双口 RAM核心模块内部逻辑框图； 图5为本专利技术DSP模块向ARM模块发送一帧数据完成一次的流程图。下面结合附图和具体实施方式对本专利技术作进一步的说明。实施例一种基于FPGA高速通讯方法的横机数控系统，如图1和图2所示，包括带 ARM模块的管理层，带DSP模块和FPGA模块的协调层、执行层，ARM模块和FPGA模块之间建 有双口 RAM高速通讯模块，该模块上设有独立的读写有效引脚。ARM模块为S3C2440，所述 DSP模块为TMS320LF2812，所述FPGA为EP3C10E144C8，所述双口 RAM核心模块为由内嵌于 FPGA内的M9K模块。在ARM模块和FPGA模块之间建有双口 RAM高速通讯模块，以及FPGA 模块内部丰富的逻辑资源，以软件编程的方式实现双口 RAM高速通讯的方法使各层信号匹 配。双口 RAM高速通讯模块包括四个子模块双口 RAM核心模块、双端总线接口匹配模 块、PLL模块、总线时序匹配模块；双口 RAM核心模块与ARM模块通讯连接；双端总线接口匹 配模块的一端连接ARM模块和双口 RAM核心模块，另一端连接DSP模块和双口 RAM核心模 块；PLL模块与双口 RAM核心模块的两端口通讯连接；总线时序匹配模块与DSP模块和ARM 模块通讯连接。如图3所示，双口 RAM核心模块上还设有时钟引脚，双口 RAM核心模块中的读写 控制信号线和数据线通过时序匹本文档来自技高网...

【技术保护点】
一种基于ＦＰＧＡ高速通讯方法的横机数控系统，包括带ＡＲＭ模块的管理层，带ＤＳＰ模块和ＦＰＧＡ模块的协调层、执行层，其特征在于所述ＡＲＭ模块和ＦＰＧＡ模块之间建有双口ＲＡＭ高速通讯模块，该模块上设有独立的读写有效引脚。

【技术特征摘要】
一种基于FPGA高速通讯方法的横机数控系统，包括带ARM模块的管理层，带DSP模块和FPGA模块的协调层、执行层，其特征在于所述ARM模块和FPGA模块之间建有双口RAM高速通讯模块，该模块上设有独立的读写有效引脚。2.根据权利要求1所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所 述的双口 RAM高速通讯模块包括四个子模块双口 RAM核心模块、双端总线接口匹配模块、 PLL模块、总线时序匹配模块；所述的双口 RAM核心模块与ARM模块通讯连接；所述的双端总线接口匹配模块的一端连接ARM模块和双口 RAM核心模块，另一端连接 DSP模块和双口 RAM核心模块；所述的PLL模块与双口 RAM核心模块的两端口通讯连接；所述的总线时序匹配模块与DSP模块和ARM模块通讯连接。3.根据权利要求2所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所 述的双口 RAM核心模块上还设有时钟引脚，所述双口 RAM核心模块中的读写控制信号线和 数据线通过时序匹配后分别与读写有效引脚和时钟引脚通讯连接；所述的双端总线接口匹 配模块与ARM模块中的数据总线和地址总线通讯连接形成信号线，该信号线与双口 RAM核 心模块通讯连接。4.根据权利要求2或3所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在 于所述的双端总线接口匹配模块包括读写有效信号的匹配模块和数据总线和地址总线，所 述数据总...

【专利技术属性】
技术研发人员：胡旭东，张华，史伟民，彭来湖，张建义，张丹，
申请(专利权)人：浙江理工大学，杭州与非科技有限公司，
类型：发明
国别省市：86[中国|杭州]