【技术实现步骤摘要】
本专利技术属于模拟集成电路设计，特别涉及一种时域交织型模数转换器(time-interleaved analog to digital converter,ti adc)的电路设计。
技术介绍
1、随着无线通信系统的发展，速度的需求变得越来越高，应用于这些系统中的模数转换器的需求也越来越高，由于ti adc具有高速的特点，在当前的无线通信系统中对于tiadc的需求愈发强烈。ti adc通过将多个相同的子adc并联形成一个新的adc，这样可以将整个adc系统的采样速度提高数倍。但是多通道的并行必然带来功耗的倍速增加，为了获得更好的优值，低功耗的sar adc为我们子通道adc的主要选择目标，故整体结构选择使用tisar adc。然而，在这种结构的模数转换器之中，通道间的失配带来了很大的影响，其主要包括带宽失配，失调失配，增益失配以及时钟偏差。这些失配大大降低了ti adc的性能，尤其是时钟偏差，时钟偏差属于一种动态误差，动态误差的增大会大大的降低ti adc的sndr，sfdr等动态性能，为了改善ti adc收到时钟偏差的影响，提高ti adc的性能，本专利技术提出了一种带数字校准的ti sar adc电路，能够消除通道间失配对ti sar adc的动态性能的影响，并将模拟信号转换成计算机中使用的数字信号的模数转换器电路。
2、cn106533443a，一种高速动态比较器失调电压校准电路。该电路包括：脉冲调制器、数模转换器、比较器、寄存器逻辑单元以及失调电压校准电路，电路采用上级板采样，比较器输入端连接数模转换器输出端
3、该专利在校准时需要使用一个额外数模转换器将失调失配进行校准，只是针对比较器产生的失调失配的问题，本专利技术针对的是多通道模数转换器之中存在的通道间失配问题，包括失调失配但不局限于失调失配，还有增益失配校准和时钟偏差校准。且本文使用的失调失配校准技术为一种求和取平均的方法，适用于模数转换器之中，相较于cn106533443a，本专利技术并不需要使用一个数模转换器，只需要一个平均单元和加法器即可完成，可靠性高，功耗低，校准精确。
技术实现思路
1、本专利技术旨在解决以上现有技术的问题。提出了一种带数字校准的ti sar adc电路及其校准方法。本专利技术的技术方案如下：
2、一种带数字校准的ti sar adc电路，其包括：模拟电路部分和数字电路部分，其中，模拟电路包括栅压自举开关、dac电容阵列、比较器、开关逻辑电路、sar逻辑电路，数字电路包括增益失配校准电路、失调失配校准电路以及时钟偏差校准模块、数据选择器、时钟产生器；
3、所述dac电容阵列与输入信号直接相连，dac电容阵列的输出与比较器直接相连，比较器将输出提供给sar逻辑单元，通过sar逻辑的移位控制将dac两端的开关逻辑电路的开关依次打开，完成整个sar adc将模拟信号转换为数字信号的转换过程；同时，sar逻辑将每一位的数字输出连接到静态失配校准的输入端口之中数字，将转换过程中遇到的误差进行消除。
4、进一步的，所述静态失配校准模块具体包括：累加平均单元，de-mux解复用器，加法器，绝对值单元，除法器，乘法器，取整模块以及mux数据选择器。数据经过输入端口之后首先会通过一个de-mux模块按通道顺序还原成多通道的数字输出码，再分成两路进入累加平均单元和加法器之中，累加平均单元的作用为求当前通道的平均值，再通过将当前通道的平均值与标准值对比即可获得失调失配的大小，将求出的失调失配输入加法器之中与实际输出值进行对比，即可获得失调失配校准之后的输出。将失调失配经过校准之后的输出输入绝对值单元之中，再通过一个累加平均单元，经过累加平均单元求出的平均值与标准值相除即可获得与通道一的增益的比例关系，将除法器的输出输入到乘法器之中即可将增益调整到与通道1一致，即完成了增益失配的校准。
5、进一步的，所述时钟偏差校准电路具体包括：延迟单元，加法器，乘法器，xcorr函数模块，ave累加求平均模块以及判断模块。静态失配校准模块的输出接入时钟偏差校准模块之后，先进入两个延迟单元分离奇数次采样点和偶数次采样点，分别将奇数次采样点和偶数次采样输入到乘法器之中进行处理，再通过互相关函数模块xcorr进行函数处理，得到相关的式子，将两者进行累加求平均之后的结果，即为时钟偏差的大小。再将时钟偏差输入到时钟偏差校正部分，再将时钟偏差带来的电压值影响在实际电压值中减去，达到对时钟偏差进行校准的目的。再将校准之后的结果进行时钟偏差大小的检测，判断其时钟偏差的大小是否满足需求，若不满足则需要继续进行校正，满足则可直接将结果进行输出。
6、进一步的，所述sar逻辑单元为一种同步时序逻辑，由一组移位寄存器和一组数据寄存器组成，通过比较器的输出结果实现sar逻辑的移位控制，实现从msb到lsb的转换控制过程。
7、进一步的，当多通道sar adc电路存在失配误差和时钟偏差时，通过静态失配校准模块和时钟偏差校准模块将其消除；多个通道的输出通过数字校准模块进行校准之后再重新输出，即将数字输出码经过静态失配混合校准方法完成校准，即先完成静态失配的校准，再完成时钟偏差的校准。
8、进一步的，所述静态失配混合校准的操作方法为该静态失配校准算法的原理为：通过de-mux将adc的数字输出分解为多通道的数字码；根据正弦函数的性质，取偶数个采样点进行累加求平均之后，获得的均值即为共模电平；当输入信号存在失调失配的时候，其共模电平也会随之发生变化，即实际共模电平与理想共模电平的差值即为失调误差，将两者的差值在输出数字码中减去即可将失调失配消除；对于增益失配，由于差分输入对的共模电平为0v，即可将输出取绝对值。此时再对输出进行求和取平均，获得的均值与其增益有关，而增益失配为一种乘性噪声，故可以以其中一个通道的均值作为参考，将各个通道的增益调成一致，以此来消除增益误差的影响。
9、根据任一项所述电路的校准方法，其包括以下步骤：
10、步骤一，将整个电路复位，使得数字模块所有的存储单元清零。同时将dac两端的控制开关断开，使得整个电路断电。保持初始值为0；
11、步骤二，电路开始工作后，模拟模块先进行工作，首先是dac的上极板和下极板分别接模拟输入电平和共模电平；然后将dac的输出接入比较器的正负输入端；通过比较器得到第一次比较的结果；比较器的结果通过控制sar逻辑单元将数字码输出，同时，sar逻辑单元将dac两侧的时序开关进行拨动，转换到下一位的比较过程之中，最后完成总体的转换过程；
12、步骤三，数字校准模块开始上电，将模拟电路部分给出的数字输出码放在寄存器之中进行存储，当其存够1024个周期以后开始校准；首先是进行静态失配中的失调失配的校准；通过累加求平均获得当前电路的共模电平，将实际本文档来自技高网...
【技术保护点】
1.一种带数字校准的TI SAR ADC电路，其特征在于，包括：模拟电路部分和数字电路部分，其中，模拟电路包括栅压自举开关、DAC电容阵列、比较器、开关逻辑电路、SAR逻辑电路，数字电路包括增益失配校准电路、失调失配校准电路以及时钟偏差校准模块、数据选择器、时钟产生器；
2.根据权利要求1所述的一种带数字校准的TI SAR ADC电路，其特征在于，所述静态失配校准模块具体包括：累加平均单元，De-MUX解复用器，加法器，绝对值单元，除法器，乘法器，取整模块以及MUX数据选择器。数据经过输入端口之后首先会通过一个De-MUX模块按通道顺序还原成多通道的数字输出码，再分成两路进入累加平均单元和加法器之中，累加平均单元的作用为求当前通道的平均值，再通过将当前通道的平均值与标准值对比即可获得失调失配的大小，将求出的失调失配输入加法器之中与实际输出值进行对比，即可获得失调失配校准之后的输出。将失调失配经过校准之后的输出输入绝对值单元之中，再通过一个累加平均单元，经过累加平均单元求出的平均值与标准值相除即可获得与通道一的增益的比例关系，将除法器的输出输入到乘法器之中即可将增益调整
3.根据权利要求1所述的一种带数字校准的TI SAR ADC电路，其特征在于，所述时钟偏差校准电路具体包括：延迟单元，加法器，乘法器，Xcorr函数模块，Ave累加求平均模块以及判断模块。静态失配校准模块的输出接入时钟偏差校准模块之后，先进入两个延迟单元分离奇数次采样点和偶数次采样点，分别将奇数次采样点和偶数次采样输入到乘法器之中进行处理，再通过互相关函数模块Xcorr进行函数处理，得到相关的式子，将两者进行累加求平均之后的结果，即为时钟偏差的大小。再将时钟偏差输入到时钟偏差校正部分，再将时钟偏差带来的电压值影响在实际电压值中减去，达到对时钟偏差进行校准的目的。再将校准之后的结果进行时钟偏差大小的检测，判断其时钟偏差的大小是否满足需求，若不满足则需要继续进行校正，满足则可直接将结果进行输出。
4.根据权利要求1所述的一种带数字校准的TI SAR ADC电路，其特征在于，所述SAR逻辑单元为一种同步时序逻辑，由一组移位寄存器和一组数据寄存器组成，通过比较器的输出结果实现SAR逻辑的移位控制，实现从MSB到LSB的转换控制过程。
5.根据权利要求1所述的一种带数字校准的TI SAR ADC电路，其特征在于，当多通道SAR ADC电路存在失配误差和时钟偏差时，通过静态失配校准模块和时钟偏差校准模块将其消除；多个通道的输出通过数字校准模块进行校准之后再重新输出，即将数字输出码经过静态失配混合校准方法完成校准，即先完成静态失配的校准，再完成时钟偏差的校准。
6.根据权利要求5所述的一种带数字校准的TI SAR ADC电路，其特征在于，所述静态失配混合校准的操作方法为该静态失配校准算法的原理为：通过De-MUX将ADC的数字输出分解为多通道的数字码；根据正弦函数的性质，取偶数个采样点进行累加求平均之后，获得的均值即为共模电平；当输入信号存在失调失配的时候，其共模电平也会随之发生变化，即实际共模电平与理想共模电平的差值即为失调误差，将两者的差值在输出数字码中减去即可将失调失配消除；对于增益失配，由于差分输入对的共模电平为0V，即可将输出取绝对值。此时再对输出进行求和取平均，获得的均值与其增益有关，而增益失配为一种乘性噪声，故可以以其中一个通道的均值作为参考，将各个通道的增益调成一致，以此来消除增益误差的影响。
7.根据权利要求1-6任一项所述电路的校准方法，其特征在于，包括以下步骤：
...【技术特征摘要】
1.一种带数字校准的ti sar adc电路，其特征在于，包括：模拟电路部分和数字电路部分，其中，模拟电路包括栅压自举开关、dac电容阵列、比较器、开关逻辑电路、sar逻辑电路，数字电路包括增益失配校准电路、失调失配校准电路以及时钟偏差校准模块、数据选择器、时钟产生器；
2.根据权利要求1所述的一种带数字校准的ti sar adc电路，其特征在于，所述静态失配校准模块具体包括：累加平均单元，de-mux解复用器，加法器，绝对值单元，除法器，乘法器，取整模块以及mux数据选择器。数据经过输入端口之后首先会通过一个de-mux模块按通道顺序还原成多通道的数字输出码，再分成两路进入累加平均单元和加法器之中，累加平均单元的作用为求当前通道的平均值，再通过将当前通道的平均值与标准值对比即可获得失调失配的大小，将求出的失调失配输入加法器之中与实际输出值进行对比，即可获得失调失配校准之后的输出。将失调失配经过校准之后的输出输入绝对值单元之中，再通过一个累加平均单元，经过累加平均单元求出的平均值与标准值相除即可获得与通道一的增益的比例关系，将除法器的输出输入到乘法器之中即可将增益调整到与通道1一致，即完成了增益失配的校准。
3.根据权利要求1所述的一种带数字校准的ti sar adc电路，其特征在于，所述时钟偏差校准电路具体包括：延迟单元，加法器，乘法器，xcorr函数模块，ave累加求平均模块以及判断模块。静态失配校准模块的输出接入时钟偏差校准模块之后，先进入两个延迟单元分离奇数次采样点和偶数次采样点，分别将奇数次采样点和偶数次采样输入到乘法器之中进行处理，再通过互相关函数模块xcorr进行函数处理，得到相关的式子，将两者进行累加求平均之后的结果，即为时钟偏差的大小。再将时钟偏差输入到时钟偏差校正部分，再将时钟偏差...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。