半导体封装件制造技术

一种半导体封装件包括基板、半导体组件、数个组件接点及封胶。基板包括保护层及数个基板接垫，基板接垫包括突出部及埋设部，埋设部埋设于保护层内而突出部突出于保护层外。半导体组件包括数个具有凹槽的底部凸块金属，凹槽的槽宽与突出部的第一宽度的比值大于１。组件接点连接底部凸块金属与基板接垫。封胶包覆半导体组件。

【技术实现步骤摘要】

本专利技术是有关于一种半导体封装件，且特别是有关于一种覆晶晶粒尺寸级封装 (Flip Chip CSP)的半导体封装件。
技术介绍
传统半导体封装件包括基板、覆晶(flip chip)及封胶(molding compound) 0封 胶包括一定比例的填充粒(filler)，封胶包覆半导体封装件并填充于覆晶与基板之间，以 固定覆晶的焊球，使覆晶稳固地结合于基板上。基板包括数个接垫及保护层，保护层具有开孔以露出接垫。一般而言，依照接垫 与保护层在结构上的差异，半导体封装件的设计区分有焊罩定义型(Solder MaskDefined, SMD)及非焊罩定义型(Non-solder Mask Defined，NSMD)。然而，无论是焊罩定义型或非焊 罩定义型，接垫都低于保护层的上表面。如此一来，覆晶的焊球的一部分陷入开孔内，使保 护层与覆晶之间的距离较小，导致在封装工艺中，呈液态的封胶的流动不顺，填充性不佳且 封胶的填充粒不易进入等问题。
技术实现思路
本专利技术有关于一种半导体封装件，封胶可顺畅地流动于半导体封装件的半导体组 件与基板之间，且更多种类的封胶内的填充粒可进入到半导体组件与基板之间，增加选用 封胶上的弹性。根据本专利技术一方面，提出一种半导体封装件。半导体封装件包括一基板、一半导体 组件、数个组件接点及一封胶(molding compound)。基板包括一保护层及数个基板接垫，基 板接垫包括一突出部及一埋设部，埋设部埋设于保护层内而突出部突出于保护层外。半导 体组件包括数个底部凸块金属(Under Bump Metallurgy，UBM)，底部凸块金属具有一凹槽， 凹槽的槽宽与突出部的一第一宽度的比值大于或实质上等于1。组件接点连接底部凸块金 属与基板接垫。封胶包覆半导体组件。为了对本专利技术的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所 附图式，作详细说明如下附图说明图1绘示依照本专利技术较佳实施例的半导体封装件的剖视图。图2绘示图1的半导体组件与基板结合前的剖视图。主要组件符号说明100 半导体封装件102:基板104:半导体组件106:组件接点[0014108封胶[0015108a 一部分[0016110基板接点[0017112基板保护层[0018114基板接垫[0019114a:突出部[0020114b 埋设部[0021114bl 底部[0022114b2 连接部[0023116>124 上表面[0024118底部凸块金属[0025118a:内层结构[0026118b 外层结构[0027120下表面[0028122填充粒[0029126侧面[0030130凹槽[0031132组件接垫[0032134组件保护层[0033136开孔[0034138开口[0035140基材[0036Si、S2 距离[0037Hl 高度[0038W ^■宽[0039Wl 第一宽度[0040W2 第二宽度[0041W3 第三宽度说明书2/4页具体实施例方式请参照图1及图2，图1绘示依照本专利技术较佳实施例的半导体封装件的剖视图，图 2绘示图1的半导体组件与基板结合前的剖视图。如图1所示，半导体封装件100例如是覆 晶晶粒尺寸级封装(Flip Chip CSP，FCCSP)，其包括基板102、半导体组件104、数个组件接 点106、封胶108及基板接点110。基板接点110例如是焊球(solder ball)，其用以电性连 接一外部电路与半导体封装件100。封胶108内含有填充粒122，填充粒122的最大尺寸较 佳介于约18-23微米(μπι)之间。基板102包括基材140、基板保护层112及数个基板接垫114。基板保护层112例 如是拒焊层(solder mask)，其设于基材140上。基板接垫114可应用电镀技术形成，其材 质例如是铜。基板接垫114包括突出部114a及埋设部114b，埋设部114b埋设于基板保护层112内，突出部114a突出于基板保护层112外。封胶108包覆半导体组件104的上表面 124及侧面126，且封胶108的一部分108a填充于半导体组件104与基板102之间。半导体组件104例如是覆晶(flip chip)，其包括数个组件接垫132 (图1仅绘示 出单个)、组件保护层134、数个底部凸块金属(Under Bump Metallurgy, _118(图1仅 绘示出单个)。组件保护层134包覆组件接垫132的一部分，以露出组件接垫132的另一部 分。组件接点106例如是焊球、凸块(bump)、铜柱(copperpillar)或多种导电材料的组合 物，其电性连接底部凸块金属118与基板接垫114。半导体组件104以底部凸块金属118设于组件接点106上，组件接点106设于基 板102的突出部114a上。由于突出部114a突出于基板保护层112的上表面116，使突出部 114a产生了垫高半导体组件104的效果，基板保护层112的上表面116与半导体组件104 的组件保护层134的下表面120之间的距离Sl因此较大。其中，距离Sl大于填充粒122 的最大尺寸，较佳地，距离Sl与填充粒122的最大尺寸的差至少大于5 μ m。在此情况下，即 使是尺寸较大的填充粒122也可进入基板保护层112的上表面116与半导体组件104的下 表面120之间的空间，使得适以封装半导体组件104的封胶种类增多，在封胶108的选用上 增加许多选择性。相较于传统的覆晶半导体封装件的填充层(underfill)位于半导体组件与基板 之间，本实施例的基板保护层112的上表面116与半导体组件104的下表面120之间的距 离Sl较大，可使在封装(molding)工艺中，呈液态的封胶108较顺畅地流动于上表面116 与下表面120之间，以提升封胶108在基板102与半导体组件104之间的填充质量，故无须 填入成本较高的填充层。此外，每个底部凸块金属118包括相连接的内层结构118a及外层结构118b。内层 结构118a设于对应的基板接垫114上，其中，内层结构118a具有凹槽130。较佳但非限定 地，凹槽130的槽宽W与突出部114a的第一宽度Wl的比值(W/W1)大于或大致上等于1，较 佳地大于或等于1. 2，藉此使底部凸块金属118更稳固地设于基板接垫114上，使底部凸块 金属118可承受较大的剪应力，避免底部凸块金属118从基板接垫114上剥离，可增加结构 强度及可靠度。当凹槽130的槽宽W与突出部114a的第一宽度Wl的比值大于或大致上等于1时， 可使组件接点106接触突出部114a中暴露出的全部外表面，以增加组件接点106与突出 部114a的接触面积，藉此提升组件接点106与突出部114a间的电性连接质量。较佳地，组 件接点106大致上刚好包覆突出部114a而接触到最少的基板保护层112，使更多组件接点 106的材料可用来垫高半导体组件104，以增加基板保护层112的上表面116与半导体组件 104的下表面120间的距离Si。较佳但非限定地，如图1所示，组件接点106至多包覆外层结构118b及突出部 114a,以产生较佳的垫高半导体组件104的效果。如图2所示，基板保护层112定义一开孔136及对应至开孔1本文档来自技高网...

【技术保护点】
一种半导体封装件，包括：一基板，包括一基板保护层一基板接垫，该基板接垫包括一突出部及一埋设部，该埋设部埋设于该基板保护层内而该突出部突出于该基板保护层外；一半导体组件，包括一底部凸块金属ＵＢＭ，该底部凸块金属具有一凹槽，该凹槽的一槽宽与该突出部的一第一宽度的比值大于或实质上等于１；一组件接点，连接该底部凸块金属与该基板接垫；以及一封胶，包覆该半导体组件。

【技术特征摘要】
一种半导体封装件，包括一基板，包括一基板保护层一基板接垫，该基板接垫包括一突出部及一埋设部，该埋设部埋设于该基板保护层内而该突出部突出于该基板保护层外；一半导体组件，包括一底部凸块金属UBM，该底部凸块金属具有一凹槽，该凹槽的一槽宽与该突出部的一第一宽度的比值大于或实质上等于1；一组件接点，连接该底部凸块金属与该基板接垫；以及一封胶，包覆该半导体组件。2.如权利要求1所述的半导体封装件，其中该封胶的一部分位于该半导体组件与该基 板之间。3.如权利要求1所述的半导体封装件，其中该基板更包括一基材，该埋设部包括一底部，设于该基材上；以及一连接部，连接该突出部与该底部。4.如权利要求3所述的半导体封装件，其中该突出部的该第一宽度与该连接部的一第 二宽度的比值介于0. 3至1. 5之间。5.如权利要求3所述的半导体封装件，其中该突出部、该连接部及该底部呈一工字型。6.如权利要求3所述的半导体封装件，其中该连接部的该第二宽度大于该突出部的该 第一宽度且大于该底部的宽度。7.如权利要求3所述的半导体封装件，其中该连接部的该第二宽度、该突出部的该第 一宽度及该底部的宽度实质上相等。8.如权利要求3所述的半导体封装件，其中该基板保护层定义一开孔，该埋设部填满 该开孔。9.如权利要求1所述的半导体封装件，其中该基板接垫的材质铜。10.如权利要求1所述的半导体封...

【专利技术属性】
技术研发人员：高崇尧，李又儒，黄士洪，赖振铭，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]