System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及水声领域产生发射源信号,可用于声纳领域信号的发射、接收等用途,特别涉及一种在fpga内利用dds技术产生lfm信号的方法。
技术介绍
1、在通信和声纳系统中,为同时提高系统的作用距离和分辨率,一般要对发射信号进行调制,通常采用脉内调制,脉内调制的方法包括线性调频、非线性调频及相位编码,其中线性调频信号(lfm)具有稳定性好和易于产生和实现的优点,因而得到广泛应用。
2、传统的产生lfm信号的方法有利用振荡器频率合成方案,其优点是工作频率有望做的较高,但使用滤波器要求通带可变,很难实现。而dds(直接数字频率合成)技术是近年来采用的生成稳定的线性调频信号的理想方法。
3、故此亟需设计研发一种在fpga内利用dds技术产生lfm信号的方法来实现频率转换时间短、分辨率高、资源利用更少、更容易控制和效果更佳的目的。
技术实现思路
1、本专利技术的目的在于提供一种在fpga内利用dds技术产生lfm信号的方法,本专利技术具有频率转换时间短、分辨率高、资源利用更少、更容易控制和效果更佳的优点。
2、为解决上述技术问题,本专利技术提供了一种在fpga内利用dds技术产生lfm信号的方法,采用相位累加控制实现dds,包括如下步骤:
3、每来一个时钟脉冲fclk,加法器就将频率控制字m与相位寄存器输出的累加相位数据相加,然后把相加后的结果送至相位寄存器输入端;
4、相位寄存器在下一个时钟的作用下就将加法器在上一个时钟作用后产生
5、频率控制字m由相位累加器累加以得到相应的这个相位数据将作为取样地址值送入波形存储器;
6、波形存储器根据这个地址输出相应的波形数据,最后经d/a转换器和低通滤波器将波形数据转换成所需要的模拟波形。
7、优选的,所述相位累加器是由一个n-bit加法器和一个n-bit的相位寄存器级联而成的。
8、优选的,当所述相位累加器累加满量时,就会产生一次溢出,完成一个周期性的动作,这个周期就是合成信号的一个周期,相位累加器的溢出频率即为dds的合成信号频率。
9、优选的,输出的所述dds的合成信号频率与相位累加器时钟fclk,累加器位数n,相位增量m的关系为:
10、
11、其中,采样点为2n/m,若fclk一定,f0越高,采样点数越少;最小步进为fclk/2n,达到最小步进值时,采样点数最多;
12、设计中根据所要求的最高频率和最少采样点数可确定需要的fclk,根据最小步进和fclk,可确定n的位数,根据最高输出频率和最小步进可确定m的位数。
13、优选的,如果要求设计产生中心频率为60khz,脉宽1ms,带宽为25khz的负lfm信号,时钟为100m,累加器位数n取32位,频率范围是47.5khz~72.5khz;
14、假定基础频率对应的计数值为m,则每翻转1个周期需要的时钟数为232/m,每秒时钟数为100m,则:
15、当f0=47.5khz时,
16、当f0=72.5khz时,
17、lfm的增加率为:
18、pwm_lfm_step=(freq_end_n-freq_start_n))*216/100m*pulse_time
19、=703687.55712。
20、本专利技术与现有技术相比,具有如下有益效果:
21、通过本专利技术两个实施例方法来产生lfm信号。无论是哪种方式产生的频率信号,频率的分辨率高,频率转换快,结果都是十分精确稳定的。但经过对比发现,利用相位累加器控制实现dds比采用直接赋值实现dds逻辑稍显复杂,但代码行数更少,占用资源更少,更容易控制,效果更佳。fpga的功能完全取决于设计需求,具有相当大的灵活性,比购买专用dds芯片具有很高的性价比。基于fpga的dds控制技术,将在现代化声纳航海等领域广泛应用。
本文档来自技高网...【技术保护点】
1.一种在FPGA内利用DDS技术产生LFM信号的方法,其特征在于,采用相位累加控制实现DDS,包括如下步骤:
2.如权利要求1所述的一种在FPGA内利用DDS技术产生LFM信号的方法,其特征在于,所述相位累加器是由一个N-bit加法器和一个N-bit的相位寄存器级联而成的。
3.如权利要求2所述的一种在FPGA内利用DDS技术产生LFM信号的方法,其特征在于,当所述相位累加器累加满量时,就会产生一次溢出,完成一个周期性的动作,这个周期就是合成信号的一个周期,相位累加器的溢出频率即为DDS的合成信号频率。
4.如权利要求3所述的一种在FPGA内利用DDS技术产生LFM信号的方法,其特征在于,输出的所述DDS的合成信号频率与相位累加器时钟fclk,累加器位数N,相位增量M的关系为:
5.如权利要求4所述的一种在FPGA内利用DDS技术产生LFM信号的方法,其特征在于,如果要求设计产生中心频率为60KHz,脉宽1ms,带宽为25KHz的负LFM信号,时钟为100M,累加器位数N取32位,频率范围是47.5KHz~72.5KHz;
【技术特征摘要】
1.一种在fpga内利用dds技术产生lfm信号的方法,其特征在于,采用相位累加控制实现dds,包括如下步骤:
2.如权利要求1所述的一种在fpga内利用dds技术产生lfm信号的方法,其特征在于,所述相位累加器是由一个n-bit加法器和一个n-bit的相位寄存器级联而成的。
3.如权利要求2所述的一种在fpga内利用dds技术产生lfm信号的方法,其特征在于,当所述相位累加器累加满量时,就会产生一次溢出,完成一个周期性的动作,这个周期就是合成信号的一个周期,相位累...
【专利技术属性】
技术研发人员:徐彤彤,张培文,白小丽,
申请(专利权)人:海鹰企业集团有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。