【技术实现步骤摘要】
本专利技术涉及微处理器
，特别是涉及一种降低CPU功耗的方法、装置及一 种低功耗CPU。
技术介绍
CPU的流水线结构最初在RISC (精简指令集)CPU的硬件设计上得到广泛应用，但 今天无论是RISC CPU还是CISC(复杂指令集)CPU，在硬件实现上都采用了多极流水线结 构。以经典的RISC CPU五级流水线结构为例，参照图1所示，包括五个步骤IF、DE、EX、MEM 和WB，各步骤功能如下1) IF步骤包括从指令存储器(例如RAM、Cache等)中读出指令，然后将指令存 入IF/DE流水线寄存器Rif等；2)DE步骤包括把从Rif取出来的指令进行译码，生成当前指令的控制信息，从寄 存器堆GRF读出数据，把控制信息和数据存入DE/EX流水线寄存器Rde等。其中，控制信 息包括对后续步骤EX的控制信息(E)、对步骤MEM的控制信息(M)和对步骤WB的控制信 息(W)，E包括运算操作控制(ALUop)、ALU数据来源选择(ALUSrc)等；M包括是否读内存 (Memread)、是否写内存(Memwrite)等；W包括是否写GRF (GRFWrite)、G...
【技术保护点】
一种降低ＣＰＵ功耗的方法，其特征在于，包括：比较当前指令与后ｎ级指令的写寄存器堆操作，如果当前指令与后ｎ级指令中的至少一条指令都执行写操作，并且至少一条指令的所写寄存器地址与当前指令所写寄存器地址相同，则省略当前指令写该寄存器地址的操作；其中，ｎ的取值为ＣＰＵ流水线上ｂｙｐａｓｓ路径的最大跨度值。
【技术特征摘要】
一种降低CPU功耗的方法，其特征在于，包括比较当前指令与后n级指令的写寄存器堆操作，如果当前指令与后n级指令中的至少一条指令都执行写操作，并且至少一条指令的所写寄存器地址与当前指令所写寄存器地址相同，则省略当前指令写该寄存器地址的操作；其中，n的取值为CPU流水线上bypass路径的最大跨度值。2.根据权利要求1所述的方法，其特征在于，还包括如果后η级指令中没有指令执行写操作，或者后η级指令中的至少一条指令执行写操 作，但执行写操作的指令中所有的写寄存器地址都与当前指令所写寄存器地址不同，则执 行当前指令写该寄存器地址的操作。3.根据权利要求1所述的方法，其特征在于，所述比较包括获得当前指令和后η级指令的写寄存器堆的控制信息，其中每条指令的控制信息包括 是否写的信息和所写寄存器地址；当根据所述控制信息判断当前指令为写寄存器堆时，对后η级指令每条进行如下判断判断是否写寄存器堆，如果写，则继续判断该指令的所写寄存器地址是否与当前指令 的所写寄存器地址相同。4.根据权利要求2所述的方法，其特征在于，还包括如果省略当前指令写该寄存器地址的操作，则后η级指令中的某条指令通过bypass路 径获得当前指令要写入该寄存器地址的结果；如果执行当前指令写该寄存器地址的操作，则后η级指令中的某条指令从该寄存器地 址中读取当前指令写入的结果，或者，通过bypass路径获得当前指令要写入该寄存器地址 的结果。5.根据权利要求3所述的方法，其特征在于，通过以下方式获得当前指令和后η级指令 的写寄存器堆的控制信息CPU五级流水线的寄存器依次为Rif、Rde、Rex、Rmem、Rwb,则η的最大值为3 ； 当前指令的写寄存器堆的控制信息从流水线寄存器Rmem获得； 后面第一级指令的写寄存器堆的控制信息从流水线寄存器Rex获得； 后面第二级指令的写寄存器堆的控制信息从流水线寄存器Rde获得； 后面第三级指令的写寄存器堆的控制信息从写入流水线寄存器Rde之前的指令译码结 果中获得。6. 一种降低CPU功耗的装置，其特征在于，包括比较模块，用于比较当前指令与后η级指令的写寄存器堆操作；其中，η的取值为CPU 流水线上bypass路径的最大跨度值；操作控制模块，用于当前指令与后η级指令中的至少一条指令都执行写操作，并且至 少一条指令的所写寄存器地址与当前指令所写寄存器地址相同时，控制当前指令写该寄存 器地址的操作省略。7.根据权利要求6所述的装置，其特征在于如果后η级指令中没有指令执行写操作，或者后η级指令中的至少一条指令执行写操 作，但执行写操作的指令中所有的写寄存器地址都与当前指令所写寄存器地址不同，则所述操作控制模块控制当前指令写该寄存器地址的操作执行。8.根...
【专利技术属性】
技术研发人员：张紧，姜君，晏晓京，
申请(专利权)人：北京君正集成电路股份有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。