【技术实现步骤摘要】
本申请涉及半导体，并且更具体地，涉及一种半导体器件及其制备方法。
技术介绍
1、随着科技的飞速发展，半导体器件(如高电子迁移率晶体管等)在手机、平板电脑等电子设备中得到了广泛的应用。相关技术提供的半导体器件往往通过电极层(如源极层和漏极层)的金属种类与配比、外延层的厚度等形成电极层与外延层的欧姆接触。但是，欧姆接触的电阻率较高，通常会大于1ω·mm，不利于减小半导体器件的导通电阻。
2、因此，如何减小欧姆接触的接触电阻率成了亟需解决的技术问题。
技术实现思路
1、本申请提供了一种半导体器件及其制备方法，实现了第一电极层与外延层的欧姆接触，减小了欧姆接触的接触电阻率，有助于减小半导体器件的导通电阻，进而降低半导体器件的功率损耗。
2、第一方面，本申请提供了一种半导体器件，可以包括外延层、掺杂层、介质层和第一电极层。其中，外延层和介质层可以层叠设置。半导体器件可以设有第一凹槽，掺杂层和第一电极层的一部分可以层叠设置于第一凹槽内部。可以理解的，第一电极的一部分设置于第一凹槽内部，第一电极的另一部分可以设置于第一凹槽外部。
3、本申请提供的半导体器件通过掺杂层形成第一电极层与外延层的欧姆接触，减小了欧姆接触的接触电阻率，有助于减小半导体器件的导通电阻，进而降低半导体器件的功率损耗。
4、在一种可能的实现方式中，掺杂层、外延层和第一电极层均不同。也就是说，掺杂层与外延层之间存在明确的界限。掺杂层与第一电极层之间也存在明确的界限。
5
6、在一示例中，掺杂层从硅的峰值浓度降到硅浓度为10％的厚度可以小于20nm。其中，硅的峰值浓度可以为80％、70％、60％等。可以理解的，硅的浓度为峰值浓度的情况下，掺杂层可以对应一个厚度。硅的浓度为10％的情况下，掺杂层可以对应另一个厚度。两个厚度之间的厚度差可以小于20nm，能够减小第一电极层与外延层之间欧姆接触的接触电阻率。当然，两个厚度之间的厚度差会随着硅的浓度而改变，本申请对掺杂层从硅的峰值浓度降到硅浓度为10％的厚度不做限定。
7、在另一示例中，掺杂层从硅的第一浓度降到硅浓度为10％的厚度可以小于20nm。其中，第一浓度可以大于或等于60％。例如，第一浓度可以为70％或60％等。可以理解的，在硅的第一浓度的情况下，掺杂层可以对应一个厚度。在硅浓度为10％的情况下，掺杂层可以对应另一个厚度。两个厚度之间的厚度差可以小于20nm，能够减小第一电极层与外延层之间欧姆接触的接触电阻率。当然，两个厚度之间的厚度差会随着硅的浓度而改变，本申请对掺杂层从硅的第一浓度降到硅的第二浓度的厚度不做限定。
8、在一种可能的实现方式中，外延层可以包括层叠设置于衬底表面的沟道层、势垒层和盖帽层。也就是说，衬底、沟道层、势垒层和盖帽层依次层叠设置。
9、可选地，第一凹槽的底部可以位于盖帽层、势垒层或沟道层。也就是说，第一凹槽的底部可以位于盖帽层的表面或内部、势垒层的表面或内部，还可以位于沟道层的内部。进而能够使第一电极层与盖帽层、势垒层或沟道层形成欧姆接触。
10、进一步地，第一凹槽的底部与沟道层的表面可以距离20nm以内。沟道层与势垒层之间可以具有明确的边界，可以将沟道层厚度的边界看作为沟道层的表面。沟道层的表面可以用于指示沟道层靠近势垒层的表面。
11、可以看出，第一凹槽的底部可以位于势垒层内部，或者位于沟道层内部。不管第一凹槽的底部位于第一凹槽的底部还是势垒层内部，第一凹槽的底部距离沟道层的表面的距离都可以在20nm以内。可以实现第一电极层与势垒层的欧姆接触，或者实现第一电极层与沟道层的欧姆接触，且可以最大程度的降低欧姆接触的接触电阻率，可以将接触电阻率降低到0.5ω·mm，提高半导体器件的工作效率的同时，能够降低半导体器件的制备成本。
12、在另一种可能的实现方式中，介质层可以设有第二凹槽，第二凹槽的底部可以位盖帽层的表面，其中，盖帽层的表面可以用于指示盖帽层背离势垒层的表面。半导体器件还可以包括第二电极层，第二电极层可以位于第二凹槽内部，第二电极层与盖帽层可以形成肖特基接触。
13、示例性的，第二电极层可以为栅极层，因此，栅极层可以与盖帽层可以形成肖特基接触。
14、在一种可能的实现方式中，第一电极层的材料可以包括钛ti、金au和铝al中的任意一种或多种。
15、由于第一电极层可以包括源极层和漏极层，因此，源极层的材料可以包括钛ti、金au和铝al中的任意一种或多种。漏极层的材料也可以包括钛ti、金au和铝al中的任意一种或多种。当然，源极层和漏极层的材料还可以为其他类型，本申请不做限定。
16、在另一种可能的实现方式中，第二电极层的材料可以包括钛ti、金au和镍ni中的任意一种或多种。当然，第二电极层的材料还可以为其他类型，本申请不做限定。
17、第二方面，本申请提供了一种半导体器件的制备方法，可以用于制备上述第一方面及其可能的实现方式提供的半导体器件。制备方法可以包括：对外延层进行光刻，形成掩膜层。根据掩膜层形成掺杂层。在掺杂层的表面形成第一电极层，按照预设退火温度对第一电极层进行退火。其中，预设退火温度可以为400℃～800℃。
18、本申请提供的制备方法过程简洁，制备的半导体器件中第一电极层与外延层的欧姆接触的接触电阻率大幅度减小，接触电阻率可达到0.5ω·mm，提高半导体器件的工作效率的同时，能够降低半导体器件的制备成本。
19、在一种可能的实现方式中，对外延层进行光刻，形成掩膜层，可以包括：在外延层表面涂光刻胶，并按照预设烘烤温度和预设烘烤时间对涂有光刻胶的外延层进行烘烤。按照预设曝光时间，对烘烤后的外延层进行曝光。采用显影液，并按照预设显影时间对曝光后的外延层进行显影，形成掩膜层。
20、其中，预设烘烤温度可以为90℃～120℃。预设烘烤时间可以为60s～120s，能够使液态的光刻胶在外延层表面固化。当然，预设烘烤温度还可以为其他温度范围，预设烘烤时间还可以为其他时间范围，本申请不做限定。
21、可选地，预设曝光时间可以为100ms～1000ms，能够将掩模版上的图形转移转移到固化后的光刻胶上。当然，预设曝光时间还可以为其他时间范围，本申请不做限定。
22、示例性的，显影液可以为四甲基氢氧化铵(tetramethylammonium hydroxide，tmah)溶液(可以简称为tmah溶液)。预设显影时间可以为30s～90s，可以将固化后的光刻胶上的图形转移至外延层上。当然，显影液还可以为其他溶液，预设显影时间还本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括外延层、掺杂层、介质层和第一电极层；
2.根据权利要求1所述的半导体器件，其特征在于，所述掺杂层的材料为硅、氧化硅、氮化硅和氮氧化硅中的一种或多种；
3.根据权利要求2所述的半导体器件，其特征在于，所述掺杂层从硅的峰值浓度降到硅浓度为10％的厚度小于20nm。
4.根据权利要求2所述的半导体器件，其特征在于，所述掺杂层从硅的第一浓度降到硅浓度为10％的厚度小于20nm；
5.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述掺杂层、所述外延层和所述第一电极层均不同。
6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述外延层包括层叠设置于衬底表面的沟道层、势垒层和盖帽层；
7.根据权利要求6所述的半导体器件，其特征在于，所述第一凹槽的底部与所述沟道层的表面距离20nm以内；所述沟道层的表面用于指示所述沟道层靠近所述势垒层的表面。
8.根据权利要求6或7所述的半导体器件，其特征在于，所述介质层设有第二凹槽，所述第二凹槽的底部位于所述盖帽层的表
9.根据权利要求8所述的半导体器件，其特征在于，所述第一电极层的材料包括钛Ti、金Au和铝Al中的一种或多种；
10.一种半导体器件的制备方法，其特征在于，包括：
11.根据权利要求10所述的制备方法，其特征在于，所述根据所述掩膜层形成掺杂层，包括：
12.根据权利要求11所述的制备方法，其特征在于，所述制备方法还包括：
13.根据权利要求10所述的制备方法，其特征在于，所述根据所述掩膜层形成掺杂层，包括：
14.根据权利要求10所述的制备方法，其特征在于，所述根据所述掩膜层形成掺杂层，包括：
15.根据权利要求13或14所述的制备方法，其特征在于，所述制备方法还包括：
16.根据权利要求10至15中任一项所述的制备方法，其特征在于，所述掺杂层的材料为硅、氧化硅或氮化硅；
17.根据权利要求16所述的制备方法，其特征在于，所述掺杂层从硅的第一浓度降到硅浓度为10％的厚度小于20nm；
18.根据权利要求10至17中任一项所述的制备方法，其特征在于，所述掺杂层、所述外延层和所述第一电极层均不同。
19.一种电子芯片，其特征在于，包括无源器件和与所述无源器件电连接的如权利要求1至9中任一项所述的半导体器件。
20.一种电子设备，其特征在于，包括电路板和设置在所述电路板上的如权利要求19所述的电子芯片。
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括外延层、掺杂层、介质层和第一电极层；
2.根据权利要求1所述的半导体器件，其特征在于，所述掺杂层的材料为硅、氧化硅、氮化硅和氮氧化硅中的一种或多种；
3.根据权利要求2所述的半导体器件，其特征在于，所述掺杂层从硅的峰值浓度降到硅浓度为10％的厚度小于20nm。
4.根据权利要求2所述的半导体器件，其特征在于，所述掺杂层从硅的第一浓度降到硅浓度为10％的厚度小于20nm；
5.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述掺杂层、所述外延层和所述第一电极层均不同。
6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述外延层包括层叠设置于衬底表面的沟道层、势垒层和盖帽层；
7.根据权利要求6所述的半导体器件，其特征在于，所述第一凹槽的底部与所述沟道层的表面距离20nm以内；所述沟道层的表面用于指示所述沟道层靠近所述势垒层的表面。
8.根据权利要求6或7所述的半导体器件，其特征在于，所述介质层设有第二凹槽，所述第二凹槽的底部位于所述盖帽层的表面；所述盖帽层的表面用于指示所述盖帽层背离所述势垒层的表面；
9.根据权利要求8所述的半导体器件，其特征在于，所述第一电极层的材料包括钛ti、金au和铝...
【专利技术属性】
技术研发人员：苏帅，何林峰，魏巍，张亚文，武龙，侯明辰，冯鹏，韩明涛，李皓天，周瑞，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。