【技术实现步骤摘要】
本专利技术属于测控，特别是涉及一种基于fpga的高速信号存储测试系统及方法。
技术介绍
1、在集成电路技术蓬勃发展的背景下，数字主控芯片，如mcu、cpld和fpga等，广泛应用于各个领域，同时也为存储测试技术的推动提供了有力的支持。存储测试是一种专注于监测、采集、存储和上传数据的先进测试方法。在主控芯片的协同调度下，该方法确保对被测目标没有或有可控影响的前提下，在被测体周围布置存储测试仪器，以实现对测试现场的快速信息采集与数据评估。经过评估后，结果将传输至上位机进行进一步分析。测试结束后，存储测试仪器将持续保存有效数据，直至被下一次测试数据覆盖。
2、存储测试技术的独特之处在于其能够在比较复杂的测试环境下，对动态信号进行高效的监测、采集、存储和上传。一旦测试完成，通过存储芯片的记忆机制，可以迅速复现和评估已采集到的有效信号，并分析高速采集信号的特征参数。为了适应不同测试场景的限制，存储测试技术支持多种灵活的数据上传模式，以确保整个测试系统的稳定性。
3、随着现代电子信息技术的发展与完善，对于高速信号的存储测试系统在采集速度、采集精度、缓存深度、存储容量、转换时间以及传输速度等方面提出了更为严格的要求。现今的存储测试技术不仅适用于弹药爆炸产生的缓慢冲击波信号的采集，同时需要具备能够采集并存储雷达回波信号等高速信号的能力。
4、中国专利cn201621087089.0与中国专利cn201910725596.4均提出了一种基于stm32的存储测试系统设计。然而，由于stm32芯片的主频较低且并行处
5、通过上述分析，传统的存储测试系统设计在采集精度、通信速度、上传模式以及操作步骤等方面存在一定的缺陷。由于fpga是基于查找表的逻辑结构，具备高度的并行通信能力，因此相对于传统的嵌入式mcu芯片(如stm32、gd32等)，fpga在信号处理能力和传输速度方面均表现出较大的优势。所以，研究一种基于fpga的分布式高速信号存储测试系统设计显得十分必要。
技术实现思路
1、本专利技术目的在于解决上述
技术介绍
中提出的问题，提供一种基于fpga的高速信号存储测试系统及方法，利用有线或无线传输模式，以较高的效率完成对电信号的监测、采集、存储与上传功能，实现对高速信号的及时存储与实时上传。
2、为了实现本专利技术的目的，本专利技术公开了一种基于fpga的高速信号存储测试系统，存储测试系统包括供电电路、信号调理电路、模数转换电路、存储数字电路和上传电路；所述供电电路用于产生不同的工作电压向系统内各电路供电；外部高速信号直接输入信号调理电路并转换成差分信号输出至模数转换电路；模数转换电路将输入端的模拟信号转换成数字信号输出至存储数字电路；存储数字电路在内部fpga主控芯片的作用下对数字信号进行信号处理并通过不同的上传电路传输至上位机。
3、进一步地，所述供电电路包括电源树电路与电量检测电路；电源树电路将电池输入的12v电源电压分别转换成不同的供电电压输出至信号调理电路、模数转换电路、存储数字电路和上传电路；同时，电池输入的12v电压接入电量检测电路，检测电路将输入电池电压数值通过发光二极管的显示矩阵显示。
4、进一步地，所述信号调理电路包括幅度调理器和差分转换电路；输入信号经幅度调理器转换至-1v到1v的电压范围后进入差分转换电路，差分转换电路将单端输入信号转换成差分信号输出至后端模数转换电路。
5、进一步地，所述模数转换电路为采用ad9269模数转换芯片为核心的采集电路，用于将信号调理模块输入的差分模拟信号转换成16位数字信号并输出至存储数字电路。
6、进一步地，所述存储数字电路包括fpga主控芯片、两片sdram外围电路和四片nandflash外围电路，两片sdram与四片nand flash在硬件上均与fpga主控芯片的引脚直接连接。
7、进一步地，所述fpga主控芯片的软件设置有触发采集模块、sdram缓存控制模块、nand flash存储控制模块、硬件模式选择模块和数据上传模块；触发采集模块用于监测输入信号，触发软件系统开始采集有效高速信号；sdram缓存控制模块用于直接缓存触发后的有效高速信号；nand flash存储控制模块用于接收sdram输出的高速有效信号；硬件模式选择模块用于控制存储测试系统的上传方式；上传模块用于将nand flash中的数据读取至缓冲区并传输至上位机软件。
8、进一步地，所述fpga主控芯片通过外部中断信号输入存储设备的外触发接口，控制设备开始缓存输入信号；fpga主控芯片采用内触发方式，利用负延迟算法与fpga主控芯片内部设定的阈值比较，从而控制存储设备开始数据采集；负延迟算法在fpga主控芯片内部开辟fifo缓冲区，通过对fifo读写控制的方式，保证fifo内部一直存在10kb数据；当输入数据达到触发门限时，将保存触发门限之前的10kb数据，实现对高速有效信号的完整存储。
9、进一步地，所述上传电路包括wifi上传电路、串口上传电路、网口上传电路和usb上传电路，存储数字电路中的fpga主控芯片均通过引脚与四种上传电路直接连接；同时，在硬件上通过旋钮开关实现上传模式之间的切换。
10、为了实现本专利技术的目的，本专利技术还公开了一种基于fpga的高速信号存储测试方法，包括以下步骤：
11、s1、搭建硬件环境，将存储测试系统置于安全位置，使用bnc线缆将信号传感器接入系统硬件设备的通道1与通道2接口，同时将传感器拉伸至信号采集点附近一定距离的位置，并使用网线将计算机与硬件设备连接在一起；将上位机调整至待触发状态后，整个硬件设备搭建完毕；
12、s2、在上位机中建立与测试设备的连接，并将系统设置为待触发状态；
13、s3、等待高速信号产生，存储测试系统实时监测并触发；
14、s4、测试系统监测到有效信号，通过两片sdram存储芯片缓存后存储至内置nandflash中；
15、s5、上位机接收到测试设备上传的采集数据，并对其进行波形显示与数据评估；
16、s6、上位机向测试设备发送复位信息，控制测试设备再次进入待触发状态；
17、s7、再次测试，重复s3～s7操作，多次对比采集数据结果，得到更精确的特征参数。
18、进一步地，s4中存储数字电路的信号数据流处理顺序如下：
19、s4-1、当触发信号来临时，将模数转换电路输出的数字信号在fpga主本文档来自技高网...
【技术保护点】
1.一种基于FPGA的高速信号存储测试系统，其特征在于，存储测试系统包括供电电路、信号调理电路、模数转换电路、存储数字电路和上传电路；所述供电电路用于产生不同的工作电压向系统内各电路供电；外部高速信号直接输入信号调理电路并转换成差分信号输出至模数转换电路；模数转换电路将输入端的模拟信号转换成数字信号输出至存储数字电路；存储数字电路在内部FPGA主控芯片的作用下对数字信号进行信号处理并通过不同的上传电路传输至上位机。
2.根据权利要求1所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述供电电路包括电源树电路与电量检测电路；电源树电路将电池输入的12V电源电压分别转换成不同的供电电压输出至信号调理电路、模数转换电路、存储数字电路和上传电路；同时，电池输入的12V电压接入电量检测电路，检测电路将输入电池电压数值通过发光二极管的显示矩阵显示。
3.根据权利要求1所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述信号调理电路包括幅度调理器和差分转换电路；输入信号经幅度调理器转换至-1V到1V的电压范围后进入差分转换电路，差分转换电路将单端输入
4.根据权利要求1所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述模数转换电路为采用AD9269模数转换芯片为核心的采集电路，用于将信号调理模块输入的差分模拟信号转换成16位数字信号并输出至存储数字电路。
5.根据权利要求1所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述存储数字电路包括FPGA主控芯片、两片SDRAM外围电路和四片Nand Flash外围电路，两片SDRAM与四片Nand Flash在硬件上均与FPGA主控芯片的引脚直接连接。
6.根据权利要求5所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述FPGA主控芯片的软件设置有触发采集模块、SDRAM缓存控制模块、Nand Flash存储控制模块、硬件模式选择模块和数据上传模块；触发采集模块用于监测输入信号，触发软件系统开始采集有效高速信号；SDRAM缓存控制模块用于直接缓存触发后的有效高速信号；NandFlash存储控制模块用于接收SDRAM输出的高速有效信号；硬件模式选择模块用于控制存储测试系统的上传方式；上传模块用于将Nand Flash中的数据读取至缓冲区并传输至上位机软件。
7.根据权利要求5所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述FPGA主控芯片通过外部中断信号输入存储设备的外触发接口，控制设备开始缓存输入信号；FPGA主控芯片采用内触发方式，利用负延迟算法与FPGA主控芯片内部设定的阈值比较，从而控制存储设备开始数据采集；负延迟算法在FPGA主控芯片内部开辟FIFO缓冲区，通过对FIFO读写控制的方式，保证FIFO内部一直存在10KB数据；当输入数据达到触发门限时，将保存触发门限之前的10KB数据，实现对高速有效信号的完整存储。
8.根据权利要求1所述的一种基于FPGA的高速信号存储测试系统，其特征在于，所述上传电路包括WIFI上传电路、串口上传电路、网口上传电路和USB上传电路，存储数字电路中的FPGA主控芯片均通过引脚与四种上传电路直接连接；同时，在硬件上通过旋钮开关实现上传模式之间的切换。
9.一种基于FPGA的高速信号存储测试方法，所述方法基于权利要求1-8中任一项所述的一种基于FPGA的高速信号存储测试系统，其特征在于，包括以下步骤：
10.根据权利要求9所述的一种基于FPGA的高速信号存储测试方法，其特征在于，S4中存储数字电路的信号数据流处理顺序如下：
...【技术特征摘要】
1.一种基于fpga的高速信号存储测试系统，其特征在于，存储测试系统包括供电电路、信号调理电路、模数转换电路、存储数字电路和上传电路；所述供电电路用于产生不同的工作电压向系统内各电路供电；外部高速信号直接输入信号调理电路并转换成差分信号输出至模数转换电路；模数转换电路将输入端的模拟信号转换成数字信号输出至存储数字电路；存储数字电路在内部fpga主控芯片的作用下对数字信号进行信号处理并通过不同的上传电路传输至上位机。
2.根据权利要求1所述的一种基于fpga的高速信号存储测试系统，其特征在于，所述供电电路包括电源树电路与电量检测电路；电源树电路将电池输入的12v电源电压分别转换成不同的供电电压输出至信号调理电路、模数转换电路、存储数字电路和上传电路；同时，电池输入的12v电压接入电量检测电路，检测电路将输入电池电压数值通过发光二极管的显示矩阵显示。
3.根据权利要求1所述的一种基于fpga的高速信号存储测试系统，其特征在于，所述信号调理电路包括幅度调理器和差分转换电路；输入信号经幅度调理器转换至-1v到1v的电压范围后进入差分转换电路，差分转换电路将单端输入信号转换成差分信号输出至后端模数转换电路。
4.根据权利要求1所述的一种基于fpga的高速信号存储测试系统，其特征在于，所述模数转换电路为采用ad9269模数转换芯片为核心的采集电路，用于将信号调理模块输入的差分模拟信号转换成16位数字信号并输出至存储数字电路。
5.根据权利要求1所述的一种基于fpga的高速信号存储测试系统，其特征在于，所述存储数字电路包括fpga主控芯片、两片sdram外围电路和四片nand flash外围电路，两片sdram与四片nand flash在硬件上均与fpga主控芯片的引脚直接连接。
6.根据权利要求5所述的一种...
【专利技术属性】
技术研发人员：曾文壮，王宏波，熊龙飞，梁梦龙，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。