【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种多晶粒叠层封装。
技术介绍
1、叠层封装(package-on-package，pop)是一种将垂直分立逻辑和存储球栅阵列(ball grid array，bga)封装组合起来的集成电路封装方法。两个或多个封装安装在彼此之上，即堆叠在一起，并使用标准接口在它们之间路由信号。这使得手机或数码相机等设备中的元件(部件)密度更高。
2、pop解决方案通常用于移动电话中的基带和应用处理器。高端手机最快采用pop封装来满足高i/o(input/output，输入/输出)和性能要求。堆叠式pop的主要优点是器件可以在组装前单独进行全面测试。
技术实现思路
1、为解决上述问题，本专利技术提供了一种多晶粒叠层封装，以解决上述问题。
2、根据本专利技术的第一方面，公开一种多晶粒叠层封装，包括：
3、底部封装，包括第一器件晶粒和第二器件晶粒；以及
4、顶部封装，包括堆叠在底部封装上的存储器晶粒。
5、进一步的，所述底部封装包括第一基板，所述第一基板具有顶表面和与所述顶表面相对的底表面。从而让第一基板支撑第一器件晶粒和第二器件晶粒。
6、进一步的，所述第一基板包括重分布层(rdl)基板或有机基板。以便于进行电性连接以及提供足够的机械强度。
7、进一步的，所述第一基板包括第一介电层和被所述第一介电层包围的第一互连结构，其中所述第一互连结构包括位于所述底表面上的多个球焊盘，以用于与焊球连接。
8、进一步的，所述第一器件晶粒和所述第二器件晶粒以并排方式设置在所述第一基板的顶表面上，并且其中所述第一器件晶粒通过第一基板的第一互连结构电连接到所述第二器件晶粒。由此第一器件晶粒和所述第二器件晶粒并排放置可以方便制造，并且第一器件晶粒和所述第二器件晶粒安装的稳定。
9、进一步的，所述第一器件晶粒通过所述第一基板的第一互连结构和设置在所述第一基板的底表面上的桥接晶粒电连接到所述第二器件晶粒。桥接晶粒可以便于两个晶粒的互连，以便于基板的布线。
10、进一步的，所述第一器件晶粒和所述第二器件晶粒分别设置在所述第一基板的顶表面和底表面上。从而更加方便第一器件晶粒和所述第二器件晶粒进行不同类型的搭配，更加便于更换不同的晶粒进行组合和搭配，使设计更加灵活，制造更加方便。
11、进一步的，当从上方观察时，所述第一器件晶粒与所述第二器件晶粒完全重叠。从而实现不同的设计方式，并且减小封装的平面尺寸。
12、进一步的，还包括：
13、至少一个无源元件，设置于所述第一基板的底表面上。以减小封装的平面尺寸，同时提高器件集成度。
14、进一步的，所述至少一个无源元件包括集成无源器件(ipd)或多层陶瓷电容器(mlcc)。以减小封装的平面尺寸，同时提高器件集成度。
15、进一步的，还包括：
16、密封剂，位于所述第一基板的顶表面上。以对各部件进行保护。
17、进一步的，所述密封剂围绕所述第一器件晶粒。以对各部件进行保护。
18、进一步的，还包括：
19、通孔，设置在所述第一基板的顶表面上的所述第一器件晶粒周围。以便于电性互连。
20、进一步的，还包括：
21、第二基板，设置于所述通孔及所述密封剂上。以对各部件进行保护。
22、进一步的，所述第二基板包括重分布层(rdl)基板或中介层基板。以便于进行电性连接以及提供足够的机械强度。
23、进一步的，所述第二基板包括第二介电层和第二互连结构，其中所述第二结构通过所述通孔电连接到所述第一基板的第一互连结构。从而便于电性连接和进一步的连接到外部线路等。
24、进一步的，所述第一器件晶粒是应用处理器晶粒，并且所述第二器件晶粒是图像信号处理器晶粒或调制解调器晶粒。
25、进一步的，所述第一器件晶粒是数字集成电路晶粒并且所述第二器件晶粒是模拟集成电路晶粒。
26、进一步的，所述第一器件晶粒是核心电路晶粒并且所述第二器件晶粒是输入/输出(i/o)电路晶粒。
27、进一步的，所述第一器件晶粒和所述第二器件晶粒具有不同的尺寸。从而方便不同尺寸的晶粒进行组合和搭配使用，提高设计的灵活性。
28、本专利技术的多晶粒叠层封装由于包括：底部封装，包括第一器件晶粒和第二器件晶粒；以及顶部封装，包括堆叠在底部封装上的存储器晶粒。本专利技术的叠层封装的底部封装包括两个器件晶粒，因此可以将具有不同功能的晶粒分别制造并且搭配使用，从而提高了设计和制造的灵活性。
本文档来自技高网...【技术保护点】
1.一种多晶粒叠层封装，其特征在于，包括：
2.根据权利要求1所述的多晶粒叠层封装，其特征在于，所述底部封装包括第一基板，所述第一基板具有顶表面和与所述顶表面相对的底表面。
3.根据权利要求2所述的多晶粒叠层封装，其特征在于，所述第一基板包括第一介电层和被所述第一介电层包围的第一互连结构，其中所述第一互连结构包括位于所述底表面上的多个球焊盘，以用于与焊球连接。
4.根据权利要求3所述的多晶粒叠层封装，其特征在于，所述第一器件晶粒和所述第二器件晶粒以并排方式设置在所述第一基板的顶表面上，并且其中所述第一器件晶粒通过第一基板的第一互连结构电连接到所述第二器件晶粒。
5.根据权利要求4所述的多晶粒叠层封装，其特征在于，所述第一器件晶粒通过所述第一基板的第一互连结构和设置在所述第一基板的底表面上的桥接晶粒电连接到所述第二器件晶粒。
6.根据权利要求2所述的多晶粒叠层封装，其特征在于，所述第一器件晶粒和所述第二器件晶粒分别设置在所述第一基板的顶表面和底表面上。
7.根据权利要求6所述的多晶粒叠层封装，其特征在于，当从上
8.根据权利要求2所述的多晶粒叠层封装，其特征在于，还包括：
9.根据权利要求8所述的多晶粒叠层封装，其特征在于，还包括：
10.根据权利要求1所述的多晶粒叠层封装，其特征在于，所述第一器件晶粒是应用处理器晶粒，并且所述第二器件晶粒是图像信号处理器晶粒或调制解调器晶粒；或者，所述第一器件晶粒是数字集成电路晶粒并且所述第二器件晶粒是模拟集成电路晶粒；或者，所述第一器件晶粒是核心电路晶粒并且所述第二器件晶粒是输入/输出(I/O)电路晶粒；或者，所述第一器件晶粒和所述第二器件晶粒具有不同的尺寸。
...【技术特征摘要】
1.一种多晶粒叠层封装，其特征在于，包括：
2.根据权利要求1所述的多晶粒叠层封装，其特征在于，所述底部封装包括第一基板，所述第一基板具有顶表面和与所述顶表面相对的底表面。
3.根据权利要求2所述的多晶粒叠层封装，其特征在于，所述第一基板包括第一介电层和被所述第一介电层包围的第一互连结构，其中所述第一互连结构包括位于所述底表面上的多个球焊盘，以用于与焊球连接。
4.根据权利要求3所述的多晶粒叠层封装，其特征在于，所述第一器件晶粒和所述第二器件晶粒以并排方式设置在所述第一基板的顶表面上，并且其中所述第一器件晶粒通过第一基板的第一互连结构电连接到所述第二器件晶粒。
5.根据权利要求4所述的多晶粒叠层封装，其特征在于，所述第一器件晶粒通过所述第一基板的第一互连结构和设置在所述第一基板的底表面上的桥接晶粒电连接到所述第二器件晶粒。
<...【专利技术属性】
技术研发人员：彭泰豪，黄耀聪，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。