嵌入式堆叠封装结构及封装方法技术

本发明专利技术公开了一种嵌入式堆叠封装结构及封装方法，其中，封装结构包括第一芯片、第二芯片和基板，在基板的一侧设有一容置槽，所述第一芯片安装于该容置槽内，且导电凸点部分凸出于基板；在基板上设有互连层，所述第一芯片与互连层相连；所述第二芯片位于交叠区的导电凸点与第一芯片位于交叠区的导电凸点直接相连；封装方法步骤如下：1）制作带容置槽的基板；2）将第一芯片置于容置槽内，第一芯片的导电凸点部分凸出基板表面；3）将互连层与基板和第一芯片进行连接；4）将第二芯片与第一芯片进行连接，同时，将第二芯片与互连层进行连接。本发明专利技术通过嵌入式堆叠封装，有效减小了三维集成封装的高度，实现小体积、高可靠、工艺简单高效的系统级封装。

【技术实现步骤摘要】

本专利技术涉及芯片封装，尤其涉及一种嵌入式堆叠封装结构及封装方法。

技术介绍

1、随着智能移动终端、5g网络、物联网、新能源汽车、大数据、人工智能、可穿戴设备等新兴行业的发展，为适应市场对小型化、低功耗、高集成产品的需求，全球先进封装市场不断扩容，flip-chip、cowos、csp、3d stacked、fan-out等先进封装技术持续革新。

2、sip系统级封装技术是将原有pcb板上不同功能的芯片模块化并封装在一个壳体内，压缩模块体积，缩短电气连接距离，提升芯片系统整体功能性和灵活性。sip工艺将不同功能的芯片集成在一个封装模块里，大大提高了芯片的集成度，是延续摩尔定律规律的重要技术。但该技术受限于工艺线宽、节距、布放容差、组装精度等，基于这类技术的封装体积相对较大，且走线距离较远。

3、tsv(through silicon via)中文为硅通孔技术。它是通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通；tsv技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互联，这项技术是目前常用的垂直电互联技术，是实现3d先进本文档来自技高网...

【技术保护点】

1.一种嵌入式堆叠封装结构，包括第一芯片、第二芯片和基板，所述第一芯片、第二芯片的一侧均具有导电凸点；其特征在于：在基板的一侧设有一容置槽，所述第一芯片安装于该容置槽内，并通过填充剂与基板固定，且第一芯片的导电凸点至少部分凸出于基板；

2.根据权利要求1所述的嵌入式堆叠封装结构，其特征在于：所述基板采用陶瓷基板或有机基板。

3.根据权利要求1所述的嵌入式堆叠封装结构，其特征在于：所述互连层与第一芯片和第二芯片相连的位置设有连接孔，第一芯片和第二芯片的导电凸点插入连接孔内实现与互连层的连接。

4.一种嵌入式堆叠封装结构的封装方法，其特征在于：具体步骤如下...

【技术特征摘要】

1.一种嵌入式堆叠封装结构，包括第一芯片、第二芯片和基板，所述第一芯片、第二芯片的一侧均具有导电凸点；其特征在于：在基板的一侧设有一容置槽，所述第一芯片安装于该容置槽内，并通过填充剂与基板固定，且第一芯片的导电凸点至少部分凸出于基板；

2.根据权利要求1所述的嵌入式堆叠封装结构，其特征...

【专利技术属性】
技术研发人员：袁欣杰，黎力，江旭海，张仕红，张璠，
申请(专利权)人：芯云凌重庆电子科技有限公司，
类型：发明
国别省市：