一种USB3.0测试波形触发电路制造技术

本技术涉及USB测试技术领域，尤其涉及一种USB3.0测试波形触发电路。在控制芯片和USB3.0芯片的基础上增加压摆率为500V/us以上的高速运算放大器，并且控制芯片的信号输出引脚和USB3.0芯片的测试波形引脚通过高速运算放大器进行电连接，使用高速运算放大器搭建出一个电压跟随器，利用其输入阻抗约为无穷大、输出阻抗低、驱动能力强的特性，并且高速运放能够很好地跟随恢复控制芯片输出波形的上升沿，以满足小于20ns的上升时间以及保持时间在300‑500us以内的要求，输出不同幅值的USB3.0触发信号来切换USB3.0测试波形，方便进行不同平台的USB3.0信号完整性测试。

【技术实现步骤摘要】

本技术涉及usb测试，尤其涉及一种usb3.0测试波形触发电路。

技术介绍

1、由于硬件设备的不断更新，现如今对usb接口的速率要求变得越来越高，故usb3.0接口得到了更为广泛的应用。但是在设计usb3.0接口时，避免不了需要对usb3.0接口进行信号完整性测试，以保障接口的使用性能。

2、usb3.0规范规定针对不同的测试项目需要使用不同的一致性测试码型，比如说眼图/tj/dj测量需要使用cp0一致性测试码，ssc(扩频时钟)/rj测量需要使用cp1测试码，去加重测量需要cp7码，差分信号摆幅测试需要cp8码。

3、要使被测设备(dut)正确的输出需要进行测试的码型，需要外部激励信号触发usb3.0接口的芯片(phy)，使其切换并输出待测试码型。由于usb3.0为高速接口，故芯片(phy)对外部输入的触发信号有严格要求：上升时间需小于20ns，保持时间在300-500us以内。

4、现有的方法是使用高端示波器自带的aux输出接口，对待测试的dut进行码型切换。然而，示波器自带的aux输出通常只兼容x86平台电脑的usb3.0接口，并且无法修改输出的触发信号，导致有大部分arm平台的设备无法正确识别触发信号，导致usb3.0的一致性测试无法进行。

技术实现思路

1、本技术所要解决的技术问题是：提供一种usb3.0测试波形触发电路，能够输出不同幅值的usb3.0触发信号来切换usb3.0测试波形，方便进行不同平台的usb3.0信号完整性测试。p>

2、为了解决上述技术问题，本技术采用的技术方案为：

3、一种usb3.0测试波形触发电路，包括控制芯片u1和usb3.0芯片，还包括压摆率为500v/us以上的高速运算放大器u3，所述控制芯片u1的信号输出引脚与高速运算放大器u3的信号输入引脚电连接，所述高速运算放大器u3的信号输出引脚与usb3.0芯片的测试波形引脚电连接，所述高速运算放大器u3用于对控制芯片u1的信号输出引脚输出的波形进行处理后传输至usb3.0芯片的测试波形引脚。

4、进一步的，还包括分压电路和开关切换电路key1，所述分压电路的输入端与控制芯片u1的信号输出引脚电连接，所述分压电路的至少两路输出端分别与开关切换电路key1的至少两路输入端一一对应电连接，所述开关切换电路key1的输出端与高速运算放大器u3的信号输入引脚电连接。

5、进一步的，所述分压电路包括电阻r5、电阻r6、电阻r7和电阻r8；

6、所述电阻r5的一端和电阻r7的一端分别与控制芯片u1的信号输出引脚电连接，所述电阻r5的另一端与电阻r6的一端电连接，所述电阻r7的另一端与电阻r8的一端电连接，所述电阻r6的另一端和电阻r8的另一端均接地；

7、所述电阻r6的一端和电阻r8的一端分别与开关切换电路key1的两路输入端一一对应电连接。

8、进一步的，所述控制芯片u1的型号为at32f413，所述控制芯片u1的第十七引脚分别与电阻r5的一端和电阻r7的一端电连接。

9、进一步的，所述高速运算放大器u3的型号为opa859idsgr；所述开关切换电路key1的输出端与高速运算放大器u3的第四引脚电连接。

10、进一步的，还包括电阻r9，所述开关切换电路key1的输出端通过电阻r9与高速运算放大器u3的第四引脚电连接。

11、进一步的，还包括电阻r10，所述高速运算放大器u3的第六引脚通过电阻r10与usb3.0芯片的测试波形引脚电连接。

12、进一步的，还包括一电源和电压转换电路；所述电源的输出电压为5v；所述电压转换电路的输入端与电源电连接，用于将5v转成3.3v输出；所述电源与高速运算放大器u3的供电端电连接，所述电压转换电路的输出端与控制芯片u1的供电端电连接。

13、本技术的有益效果在于：

14、本技术提供的一种usb3.0测试波形触发电路，在现有的控制芯片u1和usb3.0芯片的基础上增加一个压摆率为500v/us以上的高速运算放大器u3，并且所述控制芯片u1的信号输出引脚和usb3.0芯片的测试波形引脚通过高速运算放大器u3进行电连接，所述高速运算放大器u3用于对控制芯片u1的信号输出引脚输出的波形进行处理后传输至usb3.0芯片的测试波形引脚，使用高速运算放大器搭u3建出一个电压跟随器，利用其输入阻抗约为无穷大、输出阻抗低、驱动能力强的特性，并且高速运放能够很好地跟随恢复控制芯片u1输出波形的上升沿，以满足小于20ns的上升时间以及保持时间在300-500us以内的要求，进而代替现有的示波器输出不同幅值的usb3.0触发信号来切换usb3.0测试波形，方便进行不同平台(例如x86平台和rk3568等arm平台)的usb3.0信号完整性测试，解决示波器aux输出仅能兼容x86平台的问题。

本文档来自技高网...

【技术保护点】

1.一种USB3.0测试波形触发电路，包括控制芯片U1和USB3.0芯片，其特征在于，还包括压摆率为500V/us以上的高速运算放大器U3，所述控制芯片U1的信号输出引脚与高速运算放大器U3的信号输入引脚电连接，所述高速运算放大器U3的信号输出引脚与USB3.0芯片的测试波形引脚电连接，所述高速运算放大器U3用于对控制芯片U1的信号输出引脚输出的波形进行处理后传输至USB3.0芯片的测试波形引脚。

2.根据权利要求1所述的USB3.0测试波形触发电路，其特征在于，还包括分压电路和开关切换电路KEY1，所述分压电路的输入端与控制芯片U1的信号输出引脚电连接，所述分压电路的至少两路输出端分别与开关切换电路KEY1的至少两路输入端一一对应电连接，所述开关切换电路KEY1的输出端与高速运算放大器U3的信号输入引脚电连接。

3.根据权利要求2所述的USB3.0测试波形触发电路，其特征在于，所述分压电路包括电阻R5、电阻R6、电阻R7和电阻R8；

4.根据权利要求3所述的USB3.0测试波形触发电路，其特征在于，所述控制芯片U1的型号为AT32F413，所述控制芯片U1的第十七引脚分别与电阻R5的一端和电阻R7的一端电连接。

5.根据权利要求4所述的USB3.0测试波形触发电路，其特征在于，所述高速运算放大器U3的型号为OPA859IDSGR；所述开关切换电路KEY1的输出端与高速运算放大器U3的第四引脚电连接。

6.根据权利要求5所述的USB3.0测试波形触发电路，其特征在于，还包括电阻R9，所述开关切换电路KEY1的输出端通过电阻R9与高速运算放大器U3的第四引脚电连接。

7.根据权利要求5所述的USB3.0测试波形触发电路，其特征在于，还包括电阻R10，所述高速运算放大器U3的第六引脚通过电阻R10与USB3.0芯片的测试波形引脚电连接。

8.根据权利要求5所述的USB3.0测试波形触发电路，其特征在于，还包括一电源和电压转换电路；所述电源的输出电压为5V；所述电压转换电路的输入端与电源电连接，用于将5V转成3.3V输出；所述电源与高速运算放大器U3的供电端电连接，所述电压转换电路的输出端与控制芯片U1的供电端电连接。

...

【技术特征摘要】

1.一种usb3.0测试波形触发电路，包括控制芯片u1和usb3.0芯片，其特征在于，还包括压摆率为500v/us以上的高速运算放大器u3，所述控制芯片u1的信号输出引脚与高速运算放大器u3的信号输入引脚电连接，所述高速运算放大器u3的信号输出引脚与usb3.0芯片的测试波形引脚电连接，所述高速运算放大器u3用于对控制芯片u1的信号输出引脚输出的波形进行处理后传输至usb3.0芯片的测试波形引脚。

2.根据权利要求1所述的usb3.0测试波形触发电路，其特征在于，还包括分压电路和开关切换电路key1，所述分压电路的输入端与控制芯片u1的信号输出引脚电连接，所述分压电路的至少两路输出端分别与开关切换电路key1的至少两路输入端一一对应电连接，所述开关切换电路key1的输出端与高速运算放大器u3的信号输入引脚电连接。

3.根据权利要求2所述的usb3.0测试波形触发电路，其特征在于，所述分压电路包括电阻r5、电阻r6、电阻r7和电阻r8；

4.根据权利要求3所述的usb3.0测试波形触发电路，其特征在于，所述控制芯片u...

【专利技术属性】
技术研发人员：张辉，闫志泉，吴文鑫，吴英元，
申请(专利权)人：福建升腾资讯有限公司，
类型：新型
国别省市：