【技术实现步骤摘要】
本申请案主张美国第17/949,474号专利申请案的优先权(即优先权日为“2022年9月21日”)，其内容以全文引用的方式并入本文中。本公开内容关于一种半导体元件及其制备方法，特别是关于一种在两个电极之间具有硅化层的埋入式栅极结构。
技术介绍
1、半导体元件的埋入式栅极结构包括沟槽中的栅极介电层及栅极电极。栅极介电层覆盖沟槽的表面，而栅极电极则部分填充栅极介电层上的沟槽。埋入式栅极结构可以相邻于(或在同一层面)半导体元件的主动区中的杂质区或接面区。
2、在栅极电极与杂质区重叠的地方，栅极诱导漏电(gidl)可能会增加。gidl会使储存的电荷放电，致使半导体元件的操作可靠性恶化。此外，半导体元件的埋入式栅极结构的一部分可能被设置于半导体元件的隔离区域，这种栅极结构被称为通过式栅极。通过式栅极可能会加剧gidl的发生。
3、上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
技术实现思路
1、本公开的一个方面提供一种半导体元件。该半导体元件包括具有一沟槽的一基底以及该沟槽中的一栅极结构。该栅极结构包括一下栅极电极、设置于该下栅极电极上的一上栅极电极，以及与该上栅极电极接触的一硅化层。
2、本公开的另一个方面提供一种半导体元件。该半导体元件包括具有一沟槽的一基底以及该沟槽中的一栅极结构。该栅极结构包括一下栅极电极、设置于该下栅极电极上的
3、本公开的另一个方面提供一种半导体元件的制备方法。该制备方法包括在一基底中形成一沟槽，在该沟槽中设置一下栅极电极，以及在该下栅极电极上设置一金属层。该制备方法还包括在该金属层上设置一上栅极电极。
4、在上栅极电极与基底之间形成硅化层可以减少有效电场，致使减少gidl。因此，可以避免不同存储胞(memory cell)中字元线之间的干扰。数据保留时间可以延长，半导体元件的操作可靠性也可以得到改善。
5、此外，硅化层可以改善金属线与基底接触区域，如多晶硅栅极、源极与漏极之间的界面粗糙度。因此，金属线与底层结构之间的电气路径的电阻可以减少。
6、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或过程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
【技术保护点】
1.一种半导体元件，包括：
2.如权利要求1所述的半导体元件，更包括：
3.如权利要求2所述的半导体元件，其中该上栅极电极借由该金属层及该硅化层与该下栅极电极间隔开。
4.如权利要求1所述的半导体元件，更包括：
5.如权利要求4所述的半导体元件，其中该硅化层与该下介电层接触。
6.如权利要求4所述的半导体元件，更包括：
7.如权利要求5所述的半导体元件，更包括：
8.如权利要求7所述的半导体元件，其中该硅化层与该上介电层接触。
9.如权利要求1所述的半导体元件，其中该下栅极电极及该上栅极电极经配置以接收不同的电压。
10.如权利要求1所述的半导体元件，其中该栅极结构设置于该基底的一主动区中。
11.如权利要求1所述的半导体元件，其中该栅极结构设置于该基底的一隔离区中。
12.一种半导体元件，包括：
13.如权利要求12所述的半导体元件，其中该上栅极电极被该金属层包围。
14.如权利要求12所述的半导体元件，更包括：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。