基于多层中间表示的芯片硬件综合方法技术

本发明专利技术公布了一种基于多层中间表示的芯片硬件综合方法，设计多级中间表示系统Hector，Hector采用高低两个级别的中间表示IR：分别为拓扑表示ToR IR和混合弹性模块HEC IR；Hector的高层中间表示ToR IR设计时间图用于表示运算调度；时间图即保留高层次控制逻辑的状态转移图；调度包括由状态机控制的静态运行、流水线运行和基于握手信号控制依赖的动态运行；Hector的底层中间表示HEC IR对硬件模块进行显式实例化，将运算分配具体的计算单元；通过实现时间图转化、ToR到HEC的降级、产生可综合的Chisel代码，最终生成Verilog硬件描述语言代码，生成包括控制器的硬件。本发明专利技术能够提高硬件设计的生产率。

【技术实现步骤摘要】

本专利技术属于芯片设计自动化，涉及硬件中间表示形式以及硬件综合技术，尤其涉及一种基于多层中间表示的硬件综合方法。

技术介绍

1、硬件综合是从高级综合工具或硬件生成器中生成可合成的rtl(registertransfer level，寄存器传输级)代码的过程。传统的rtl设计存在抽象度不足和表现力不强等问题。目前，基于高层次综合、领域专用硬件生成器等综合方法成为了硬件综合方法的主流。

2、高层次综合(high-level synthesis,hls)是一种将高级描述语言转换为硬件实现的过程。它可以将类似于c/c++等高级语言描述的硬件模块转化为rtl代码，能够有效地提高硬件设计的生产率和硬件的设计质量。hls方法对设计人员的编程能力和代码优化技能的要求较低，可以使得普通工程师也能够快速而准确地进行硬件的设计，并且能够提高计算机应用程序的运行速度和功耗效率。

3、硬件生成器(hardware generator)是一种领域专用的自动化设计和实现硬件的方法，其通过编译器转化为硬件电路。硬件生成方法允许硬件设计人员使用高效的硬件描述语言(h本文档来自技高网...

【技术保护点】

1.一种基于多层中间表示的硬件综合方法，其特征是，设计多级中间表示系统Hector，Hector采用高低两个级别的中间表示IR：分别为拓扑表示ToR IR和混合弹性模块HEC IR；Hector的高层中间表示ToR IR设计时间图用于表示运算调度；时间图即保留高层次控制逻辑的状态转移图；调度包括由状态机控制的静态运行、流水线运行和基于握手信号控制依赖的动态运行；Hector的底层中间表示HEC IR对硬件模块进行显式实例化，将运算分配具体的计算单元；通过实现时间图转化、ToR到HEC的降级、产生可综合的Chisel代码，最终生成Verilog硬件描述语言代码，生成包括控制器的硬件；Chi...

【技术特征摘要】

1.一种基于多层中间表示的硬件综合方法，其特征是，设计多级中间表示系统hector，hector采用高低两个级别的中间表示ir：分别为拓扑表示tor ir和混合弹性模块hec ir；hector的高层中间表示tor ir设计时间图用于表示运算调度；时间图即保留高层次控制逻辑的状态转移图；调度包括由状态机控制的静态运行、流水线运行和基于握手信号控制依赖的动态运行；hector的底层中间表示hec ir对硬件模块进行显式实例化，将运算分配具体的计算单元；通过实现时间图转化、tor到hec的降级、产生可综合的chisel代码，最终生成verilog硬件描述语言代码，生成包括控制器的硬件；chisel即基于scala的硬件代码生成语言；包括如下步骤：

2.如权利要求1所述基于多层中间表示的硬件综合方法，其特征是，还对不同ir层面进行优化，包括循环转换、数组分割和流水线优化处理。

3.如权利要求2所述基于多层中间表示的硬件综合方法，其特征是，所述流水线优化包括构建一个包含多个阶段的硬件模块，其中原始tor函数的时间图中的每个节点根据其与源节点的距离分配到一个确定的阶段；流水线结构从源节点到特定时间节点的每条路径具有相同的长度。

4.如权利要求3所述基于多层中间表示的硬件综合方法，其特...

【专利技术属性】
技术研发人员：梁云，徐瑞帆，肖有为，罗进，
申请(专利权)人：北京大学，
类型：发明
国别省市：