System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构元件和用于制造半导体结构元件的方法技术_技高网

半导体结构元件和用于制造半导体结构元件的方法技术

技术编号:40710042 阅读:4 留言:0更新日期:2024-03-22 11:11
本发明专利技术涉及一种半导体结构元件,所述半导体结构元件构造为沟道MISFET(100),所述半导体结构元件具有由氮化镓(GaN)制成的衬底(14)、布置在所述衬底上的漂移层(15)、截止层(16)和位于所述截止层上方的源极区域(17),其中,所述源极区域(17)具有从所述源极区域延伸到位于所述源极区域下方的截止层(16)中的栅极沟道(23)。

【技术实现步骤摘要】

本专利技术涉及一种垂直构造方式的半导体结构元件,该半导体结构元件构造为基于氮化镓的沟道misfet,并且具有构造在截止层中的栅极沟道,该栅极沟道具有无p注入的屏蔽装置。此外,本专利技术涉及一种用于制造基于氮化镓的沟道misfet的方法。


技术介绍

1、对于半导体结构元件而言,氮化镓是一种优选的材料系统或者衬底材料,因为与基于硅或者碳化硅的类似构件相比,氮化镓在导通方向上或者在导通运行状态中具有低电阻(on电阻),同时在半导体构件的截止状态中具有较高的击穿电压或者击穿场强。另外,在半导体结构元件的构型方面,除了电极的典型的、基本上水平的布置之外,构件的至少两个电极的垂直的上下相叠布置是一种常见的构型替代方案或者设计替代方案,以便可以提供相应微型化的半导体结构元件。

2、已知的可能的构造类型是所谓的沟道misfet,重n掺杂的衬底、轻n掺杂的漂移层以及p掺杂的区域垂直地上下相叠地布置到所述沟道misfet中,在所述p掺杂的区域中,反转通道构造在到栅极电介质的边界面上,该栅极电介质处在填充有栅极金属的沟道中。

3、为了保护在沟道底部中的栅极电介质免受在截止情况下出现的高场强(否则,所述高场强会破坏该构件)的影响,在漂移层与p掺杂的区域之间的过渡部上提供与沟道底部相比位于更深处的p掺杂的区域,所述p掺杂的区域在截止情况下导致空间电荷区在p区域与n区域之间的更快速的传播并且在半导体中在更深处产生该空间电荷区,由此降低在栅极电介质中的场强负荷。

4、原则上,能够借助外延或者例子注入而为了屏蔽目的来制造这种类型的p掺杂的区域。与p注入不同,外延生长的p区域虽然能够明显更可靠地实现,但是为了产生伸展得深的屏蔽结构,在此也需要高能量的离子注入。在此,所注入的核素(spezies)必须有效地嵌入到半导体晶体中并且被激活,但是这对于基于氮化镓的半导体来说是个问题。

5、另外,由于用作掺杂物质的镁的高的电离能量,借助注入只能够有限地实现p区域,尤其是因为p掺杂对于期望的屏蔽结构而言应该是高的并且同时需要被深深地引入到半导体中。另外,不利的是,高的电离能量导致p区域中的孔浓度的温度相关性并且因此导致截止能力的温度相关性。


技术实现思路

1、构造为沟道misfet的、根据本专利技术的基于氮化镓的半导体结构元件具有如下优点:通过在栅极沟道下方的区域中的n注入,在避免由现有技术已知的昂贵且不可靠的镁高能量注入的情况下,提供有效的屏蔽装置。在此,需要明显更低的注入能量,由此能够实现制造成本的降低以及对所得到的注入轮廓的几何形状的更好控制。尤其是,通过省去在现有技术中除了栅极沟道之外提供的位于更深处的p区域,可以减小单元节距,即在晶体管的单元场中的两个重复的特征之间的最小间距。

2、因此,在该背景下,在根据本专利技术的构造为沟道misfet的半导体结构元件的情况下设置,该半导体结构元件具有由氮化镓(gan)制成的衬底、布置在该衬底上的漂移层、截止层或截止区域和位于该截止层上方的源极区域,其中,该源极区域具有从该源极区域延伸到位于该源极区域下方的截止层中的栅极沟道。根据本专利技术,栅极沟道的沟道底部布置在截止层中,并且在沟道底部下方并且以至少部分地侧向地包围栅极沟道的方式设置借助注入产生的n掺杂的区域,该n掺杂的区域延伸直到漂移层中。

3、以下列举根据本专利技术的半导体结构元件的有利的扩展方案。在下文中,尤其针对晶体管的单位单元,描述本专利技术。

4、通过所注入的n掺杂的区域的在下方且至少部分侧向地布置的构造,反转通道的端部在n掺杂的区域中终止,由此确保从源极区域到漂移层中的电流流动。在此,特别优选地设置,所注入的n掺杂的区域侧向地包围栅极沟道的下部区段直到预定义的高度(vordefinierten),在半导体结构元件的侧视图中,该预定义的高度位于构造在沟道底部中的栅极氧化物层上方并且因此侧向地伸出该栅极氧化物层。

5、有利地,所注入的区域的n掺杂选择得这样高,使得该n掺杂过度补偿外延截止层的p掺杂。进一步有利地,n掺杂的区域优选构造在截止层与漂移层之间的边界区域上,并且所述n掺杂的区域具有的宽度延伸尺度比所述栅极沟道的宽度延伸尺度大。在此,n掺杂的区域的宽度延伸尺度、即最大宽度可以是栅极沟道的宽度延伸尺度的5至50%,进一步优选地10至40%。另外,n掺杂的区域可以延伸到漂移层中直至预定义的深度,该预定义的深度为n掺杂的区域的宽度延伸尺度的15至50%,进一步优选地20至40%。通过选择所注入的n区域的宽度和深度,可以使屏蔽装置的效力与在接通状态中的电阻相协调。

6、有利地,与由现有技术已知的外延堆叠相比,截止层构造得更厚。特别有利地,在此可以设置,截止层具有与漂移层相邻地布置的区域,该区域具有与剩余的截止层相比增加的p掺杂。

7、有利地,漂移层不具有布置在该漂移层中的、尤其是位于更深处的p掺杂的区域。根据本专利技术,为了实现所期望的屏蔽装置,这些p掺杂的区域不是必需的。由此,可以减小晶体管的单元节距,并且可以提高每单位面积的mos通道的数量。

8、根据本专利技术的第一方法涉及一种用于制造半导体结构元件、尤其是沟道misfet的方法,该沟道misfet根据上述实施方式中的任一种构造,其中,根据本专利技术的方法至少包括下述步骤:在氮化镓衬底上构造漂移层;构造p掺杂的截止层,其中,该截止层可选地具有与漂移层相邻地布置的层,该层具有与剩余的截止层相比增加的p掺杂;构造布置在该截止层上方的n掺杂的源极区域;在n掺杂的层的表面中这样施加栅极沟道,使得沟道底部布置在截止层的下部区域中或者布置在可选地构造在该截止层中的层中,该层具有增加的p掺杂;在沟道底部下方这样注入、尤其是硅注入n掺杂的区域,使得n掺杂的区域布置在沟道底部下方并且以至少部分地侧向地包围栅极沟道的方式布置,并且延伸直到漂移层中。

9、该方法在层生长、层结构化并且对所构造的、尤其是已生长的层的可能的影响和加工方面采用半导体技术的原则上已知的方法和技术,通过该方法可以以特别有利的方式提供沟道misfet,该沟道misfet能够实现对尤其是在沟道底部中的栅极电介质的所期望的屏蔽,以免受到在晶体管的截止情况下的高场强的影响。根据前述方法,进行到先前所施加的栅极沟道中的注入、尤其是浅的注入。由于到栅极沟道中的浅的注入,需要非常低的注入能量,使得制造成本可以保持得极其低并且可以最佳地控制n掺杂的区域的期望的注入轮廓。

10、在一种替代的实施方式中,根据本专利技术的方法涉及一种用于制造半导体结构元件、尤其是沟道misfet的方法,该沟道misfet根据上述实施方式中的任一种构造,其中,根据本专利技术的方法至少包括下述步骤:在氮化镓衬底上构造漂移层;构造p掺杂的截止层,其中,该截止层可选地具有与漂移层相邻地布置的层,该层具有与剩余的截止层相比增加的p掺杂;构造布置在该截止层上方的n掺杂的源极区域;这样将n掺杂的区域注入、尤其是硅注入到在截止层与漂移层之间的边界区域中,使得所注入的区域至少部分地延伸到漂本文档来自技高网...

【技术保护点】

1.一种半导体结构元件,所述半导体结构元件构造为沟道MISFET(100),所述半导体结构元件具有由氮化镓(GaN)制成的衬底(14)、布置在所述衬底上的漂移层(15)、截止层(16)和位于所述截止层上方的源极区域(17),其中,所述源极区域(17)具有从所述源极区域延伸到位于所述源极区域下方的截止层(16)中的栅极沟道(23),

2.根据权利要求1所述的半导体结构元件,

3.根据权利要求1或2所述的半导体结构元件,

4.根据上述权利要求中任一项所述的半导体结构元件,其特征在于,所述截止层(16)具有与所述漂移层(15)相邻地布置的区域(20),所述区域具有与剩余的截止层(16)相比增加的p掺杂。

5.根据上述权利要求中任一项所述的半导体结构元件,其特征在于,所述n掺杂的区域(19)的n掺杂选择得这样高,使得所述n掺杂过度补偿所述截止层(16,20)的p掺杂。

6.根据上述权利要求中任一项所述的半导体结构元件,其特征在于,所述漂移层(15)除了延伸到所述漂移层中的n掺杂的区域(19)之外不具有布置在所述漂移层中的、尤其是位于更深处的p掺杂的区域(18)。

7.根据上述权利要求中任一项所述的半导体结构元件,其特征在于,借助硅注入产生所述n掺杂的区域(19)。

8.一种用于制造半导体结构元件、尤其是沟道MISFET(100)的方法,所述沟道MISFET根据权利要求1至7中任一项构造,所述方法至少包括下述步骤:

9.一种用于制造半导体结构元件、尤其是沟道MISFET(100)的方法,所述沟道MISFET根据权利要求1至7中任一项构造,所述方法至少包括下述步骤:

10.根据权利要求8或9所述的方法,其特征在于,所述方法包括下述另外的步骤:

11.根据权利要求8至10中任一项所述的方法,其特征在于,这样进行所述硅注入,使得所得到的所注入的区域(19)具有这样高的n掺杂,所述n掺杂过度补偿所述截止层(16,20)的p掺杂。

...

【技术特征摘要】

1.一种半导体结构元件,所述半导体结构元件构造为沟道misfet(100),所述半导体结构元件具有由氮化镓(gan)制成的衬底(14)、布置在所述衬底上的漂移层(15)、截止层(16)和位于所述截止层上方的源极区域(17),其中,所述源极区域(17)具有从所述源极区域延伸到位于所述源极区域下方的截止层(16)中的栅极沟道(23),

2.根据权利要求1所述的半导体结构元件,

3.根据权利要求1或2所述的半导体结构元件,

4.根据上述权利要求中任一项所述的半导体结构元件,其特征在于,所述截止层(16)具有与所述漂移层(15)相邻地布置的区域(20),所述区域具有与剩余的截止层(16)相比增加的p掺杂。

5.根据上述权利要求中任一项所述的半导体结构元件,其特征在于,所述n掺杂的区域(19)的n掺杂选择得这样高,使得所述n掺杂过度补偿所述截止层(16,20)的p掺杂。

6.根据上述权利要求中任一项所述的半导体结构元件...

【专利技术属性】
技术研发人员:C·胡贝尔J·巴林豪斯K·丹内克尔M·阿尔沙赫德
申请(专利权)人:罗伯特·博世有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1