【技术实现步骤摘要】
本专利技术涉及集成电路计算机辅助设计，特别涉及一种结合布局优化的fpga(field programmable gatearray)布线方法。
技术介绍
1、布线作为超大规模集成电路(verylarge scale integration,vlsi)物理设计的关键阶段，需要确定电路上每个线网的布线拓扑结构，同时使电路性能达到最佳。目前，针对解决fpga布线问题的已有研究工作主要是针对布线阶段和时分复用(time-divisionmultiplexing,tdm)比率分配阶段进行优化，但是很少有研究工作充分考虑了fpga布线阶段前的布局方案的优化问题，而布局优化问题对于优化fpga布线问题中的系统时延有着非常重要的影响。随着fpga系统规模的不断扩大，仅针对布线阶段的优化方法很难有效减少系统时延。因此，通过布局优化缩短fpga间的布线长度，减少布线代价是十分有必要的。同时，为了减少fpga连接对上的拥塞情况的出现，需要对部分边进行重新分配对应的fpga连接对，以优化系统时延。
技术实现思路
1、本专利技术的目的在于提供一种结合布局优化的fpga布线方法，能有效地优化fpga间的布线问题。
2、为实现上述目的，本专利技术的技术方案是：一种结合布局优化的fpga布线方法，包括如下步骤：
3、(1)预处理阶段：提出考虑线网组的查找表构造方法，通过该方法计算每条边的使用次数，优先找到使用边次数最多的线网组；
4、(2)重布局阶段：提出基于查找表的fpga布
5、(3)布线阶段：设计拆线重绕策略对布线代价较大的线网进行拆线重绕，优化初始布线得到的布线结果；
6、(4)tdm比率分配和优化阶段：使用基于拉格朗日松弛的tdm比率分配方法和多层次的tdm比率优化方法得到满足约束条件的tdm比率分配方案。
7、在本专利技术一实施例中，所述步骤(1)具体实现方式为：
8、生成查找表的输入为线网集合n、fpga连接对集合p、线网组集合ng和布线图g，输出为查找表lut；首先，初始化g，将布线图g中每条边的代价赋值为1；通过计算布线图g中两个点的最短距离并记录最短路径生成初始查找表lut，对每个线网根据查找表lut进行布线；从线网中选择任意一点作为起始节点，给fpga进行编号，令编号为s、j的fpga分别为fs、fj，则根据查找表lut找到fs到fj的最短路径r(fs，fj)；按照r(fs，fj)更新布线图中各边的布线代价；根据更新后各边的布线代价更新查找表lut；根据查找表计算各线网的时延，计算公式如下所示：
9、
10、其中ni表示编号为i的线网，ex,y表示从fx到fy的边；
11、根据线网代价计算线网组时延的公式如下：
12、
13、其中nj表示编号为j的线网，ngi表示编号为i的线网组。
14、在本专利技术一实施例中，所述步骤(2)具体实现方式为：
15、重布局的输入为线网集合n、fpga连接对集合p、线网组集合ng和查找表lut，输出为更新后的布线图g；首先令集合mn为布线代价最大的线网组中的线网集合，并令编号为j的fpgafj在线网集合mn中的使用次数为nfj；其次将线网集合mn包含的fpga集合cf按照nfj从大到小的顺序进行排序，依次处理cf中的每个fpga；尝试交换fi和fj的位置，计算交换后初始布线代价最大的线网组mng的布线代价；如果mng新的布线代价小于上一次布线代价，则记录此次交换并更新查找表。
16、在本专利技术一实施例中，所述步骤(3)中，采用时延驱动的方法进行布线，具体实现方式为：
17、布线的输入为布线图g、线网集合n和fpga集合f，输出为未分配tdm比率的布线图；首先按照线网所在的线网组中的线网数量和线网需要连接的fpga数量对所有线网进行排序，根据查找表初始化布线图g，为每个fpga连接对间的布线代价赋值为1；之后根据重布局阶段生成的查找表依据下式初始化各个fpga连接对的代价：
18、
19、布线过程中，对每个线网和线网组计算布线代价，根据布线代价对符合要求的线网进行拆线重绕策略，根据新生成的布线图重新构建查找表；在初始布线完成后，使用拆线重绕策略对规模较大的线网进行重新布线，找到布线代价较小的布线方案，即：先计算每个线网的布线代价，进而计算出每个线网组的布线代价，选择布线代价最大的线网组进行拆线重绕，再对布线代价最大的线网组中的线网按照布线代价从小到大排序，根据查找表对线网n选择图中布线代价最小的路径进行布线，进行布线方案的更新；布线方案更新后同步更新线网n的布线代价，判断新的布线代价是否大于旧的布线代价；如果是，则更新布线图和查找表，从而生成未分配tdm比率的布线图。
20、相较于现有技术，本专利技术具有以下有益效果：实验结果显示，相比其他同类fpga布线方法，本专利技术所提出的结合布局优化的fpga布线方法能有效地优化fpga间的布线问题。
本文档来自技高网...【技术保护点】
1.一种结合布局优化的FPGA布线方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的结合布局优化的FPGA布线方法，其特征在于，所述步骤(1)具体实现方式为：
3.根据权利要求2所述的结合布局优化的FPGA布线方法，其特征在于，所述步骤(2)具体实现方式为：
4.根据权利要求3所述的结合布局优化的FPGA布线方法，其特征在于，所述步骤(3)中，采用时延驱动的方法进行布线，具体实现方式为：
【技术特征摘要】
1.一种结合布局优化的fpga布线方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的结合布局优化的fpga布线方法，其特征在于，所述步骤(1)具体实现方式为：
3.根据权利要求2所述的结...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。