锁步架构的调试和追踪电路、相关方法、处理系统和设备技术方案

技术编号:40670265 阅读:24 留言:0更新日期:2024-03-18 19:06
本公开涉及锁步架构的调试和追踪电路、相关方法、处理系统和设备。一种处理系统,包括:主处理核心和影子处理核心,被配置为基于核心时钟以锁步操作。主处理核心包括主处理核心和主调试电路。影子处理核心包括影子功能核心和影子调试电路。冗余校验器电路被配置为当检测到来自主功能核心和影子功能核心的输出之间的差异时断言警报信号。调试总线同步器电路被配置为接收与调试时钟同步的输入调试数据,并且基于所述输入调试数据将与所述核心时钟同步的同步调试数据提供到调试总线,其中所述主调试电路及影子调试电路被配置为从所述调试总线接收与所述核心时钟同步的所述同步调试数据,并且其中所述调试时钟相对于所述核心时钟是异步的。

【技术实现步骤摘要】

本公开大体上涉及电子系统和方法,并且在特定实施例中,涉及锁步架构中的调试和追踪电路、相关方法、处理系统和设备。


技术介绍

1、从航空航天到物联网(iot)的片上系统(soc)中的安全性。例如,汽车soc通常被设计为符合iso 26262(其定义汽车安全完整性等级(asil),诸如asil-d),其带来量化的测量以确保在soc设计中安全机制的实现。安全机制通常防止和/或纠正soc的故障和/或允许soc采取纠正措施(例如,重置soc,警告用户等)。在soc中使用的安全机制的示例包括信号总线上的ecc保护、设计副本、看门狗定时器等。

2、例如,可以使用复制的核心来实现处理核心中的安全性。使用复制核心可以有利地帮助检测例如由可能破坏处理核心的操作的虚假故障引起的故障。图1示出了示例性处理系统100的示意图。处理系统100包括主处理核心102a、影子处理核心102b以及调试和追踪电路106,其中影子核心102b是主核心102a的副本。

3、如图1所示,在功能模式(sdebug_mode=0)期间,主核心102a和影子核心102b以锁步模式操作本文档来自技高网...

【技术保护点】

1.一种处理系统,包括:

2.根据权利要求1所述的处理系统,其中所述处理系统被配置为当调试器被耦合到所述调试总线同步器电路的所述调试输入时对所述警报信号的断言作出反应。

3.根据权利要求2所述的处理系统,其中对所述警报信号的所述断言作出反应包括重置所述处理系统。

4.根据权利要求1所述的处理系统,其中所述主调试电路包括主调试逻辑,并且其中所述影子调试电路包括影子调试逻辑,其中响应于所述调试总线中的断点的指示,所述主调试逻辑被配置为停止所述主功能核心的操作,并且并行地,所述影子调试逻辑被配置为停止所述影子功能核心的操作。

5.根据权利要求4所...

【技术特征摘要】

1.一种处理系统,包括:

2.根据权利要求1所述的处理系统,其中所述处理系统被配置为当调试器被耦合到所述调试总线同步器电路的所述调试输入时对所述警报信号的断言作出反应。

3.根据权利要求2所述的处理系统,其中对所述警报信号的所述断言作出反应包括重置所述处理系统。

4.根据权利要求1所述的处理系统,其中所述主调试电路包括主调试逻辑,并且其中所述影子调试电路包括影子调试逻辑,其中响应于所述调试总线中的断点的指示,所述主调试逻辑被配置为停止所述主功能核心的操作,并且并行地,所述影子调试逻辑被配置为停止所述影子功能核心的操作。

5.根据权利要求4所述的处理系统,其中所述主调试电路进一步包括耦合到交叉触发总线的主交叉触发控制器,其中所述影子调试电路进一步包括耦合到所述交叉触发总线的影子交叉触发控制器,其中,响应于所述交叉触发总线中的断点的指示,所述主交叉触发控制器被配置为使所述主调试逻辑停止所述主功能核心的操作,并且并行地,所述影子交叉触发控制器被配置为使所述影子调试逻辑停止所述影子功能核心的操作。

6.根据权利要求4所述的处理系统,其中所述主调试逻辑被配置为使用第一调试信号来停止所述主功能核心的操作,其中所述影子调试逻辑被配置为使用第二调试信号来停止所述影子功能核心的操作,并且其中不监测所述第一调试信号和所述第二调试信号的故障。

7.根据权利要求1所述的处理系统,其中所述主处理核心进一步包括主追踪电路,所述主追踪电路具有耦合到追踪总线的追踪输入和耦合到所述追踪总线的追踪输出,其中所述影子处理核心进一步包括影子追踪电路,所述影子追踪电路具有耦合到所述追踪总线的追踪输入,所述处理系统进一步包括追踪总线同步器电路,所述追踪总线同步器电路具有被配置为接收与追踪时钟同步的追踪输入数据的追踪输入和耦合到所述追踪总线的输出,其中所述追踪总线同步器电路被配置为基于所述输入追踪数据向所述追踪总线提供与所述核心时钟同步的同步追踪数据,其中所述主追踪电路和所述影子追踪电路被配置为从所述追踪总线接收与所述核心时钟同步的所述同步追踪数据,并且其中所述追踪时钟相对于所述核心时钟是异步的。

8.根据权利要求1所述的处理系统,其中所述影子调试电路的所述调试输入经由延迟电路被耦合到所述调试总线,并且其中所述主调试电路的所述调试输入经由不...

【专利技术属性】
技术研发人员:A·K·戈亚尔A·阿罗拉
申请(专利权)人:意法半导体国际公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1