【技术实现步骤摘要】
本专利技术涉及计算机，特别涉及一种存储器访问方法、装置、设备及介质。
技术介绍
1、随着现代芯片技术的发展，工艺水平的不断提升，芯片内器件尺寸和延迟都越来越小，芯片的频率越来越高的同时集成度也越来越高，高性能大规模集成电路也越来越多。然而芯片尺寸并没有随之成比例减少，因此工艺的提升不但不能减少芯片内的路径延迟，反而使得路径延迟的问题越来越突出。由于芯片内的各个存储器可能位于不同系统中，而各个系统可能相距甚远，所以当1个存储器接口需要访问不同系统的存储器时可能出现由于路径过长延迟过大造成时序无法收敛的问题。
2、为了解决这一问题，传统技术使用异步接口，通过对关键路径设置false_path(伪路径)或者multicycle(多周期路径)，然后在接口为路径预留足够多时间余量的方式来实现正常访问，但存储器的访问方式只能是单拍访问，所以访问效率极低。进一步的，传统技术使用同步存储器接口进行存储器访问，同步存储器存在路径时序的问题，需要插入pipe(流水寄存器)的方式来解决上述问题，但插入pipe会改变存储器接口时序，当访问的存储器有多个且位置都各不相同时也就意味着1个存储器接口访问这些存储器可能需要插入不同级的pipe，导致访问不同存储器通道的时序各不相同，因此可能会发生读操作和读数据顺序的冲突。为了避免该问题往往只能实现单拍访问，无法支持流水访问。而对于同步存储器接口要想实现高性能高带宽，必须要实现流水访问。因此，如何避免由于通道路径延迟过大导致时序无法收敛的问题的同时解决不同存储器通道的时序各不相同的问题，是本领域技术人
技术实现思路
1、有鉴于此，本专利技术的目的在于提供一种存储器访问方法、装置、设备及介质，涉及计算机
，在避免由于通道路径延迟过大导致时序无法收敛的问题的同时解决了不同存储器通道的时序各不相同的问题，其具体方案如下：
2、第一方面，本申请公开了一种存储器访问方法，包括：
3、确定目标同步存储器接口与各个存储器之间的通道路径，并为不同所述通道路径设置不同的流水寄存器级数；
4、解析外部总线发送的第一命令得到写地址控制信号，将所述写地址控制信号发送至第一存储器，并控制所述写地址控制信号到达所述第一存储器时所需的第一时间与所述外部总线发送的写数据信号到达所述第一存储器时所需的第二时间对齐；其中，所述写地址控制信号经过第一流水寄存器级数到达所述第一存储器，所述写数据信号经过第二流水寄存器级数到达所述第一存储器；
5、解析所述外部总线发送的第二命令得到读地址控制信号，将所述读地址控制信号发送至第二存储器，并确定所述读地址控制信号到达所述第二存储器时所需的第三时间、所述第二存储器的时钟延迟周期以及响应数据到达目标模块时所需的第四时间的时间和；其中，所述响应数据包括所述第二存储器基于所述读地址控制信号输出的有效响应数据以及其他响应数据，所述目标模块用于对所述有效响应数据进行输出顺序的重排操作；
6、控制所述时间和与应答控制信号到达所述目标模块时所需的第五时间对齐；其中，所述读地址控制信号经过第三流水寄存器级数到达所述第二存储器，所述响应数据经过第四流水寄存器级数到达所述目标模块，所述应答控制信号经过第五流水寄存器级数到达所述目标模块。
7、可选的，所述第一流水寄存器级数和所述第三流水寄存器级数均包括片选流水寄存器级数和地址流水寄存器级数。
8、可选的，所述存储器访问方法，还包括：
9、在所述目标模块中为每一所述存储器设置相应的缓存空间；其中，所述缓存空间用于接收相应的所述通道路径返回的响应数据。
10、可选的，所述应答控制信号包括标志信号和读操作编号；其中，所述标志信号包括第一标志信号和第二标志信号，所述第一标志信号用于标记所述有效响应数据，所述第二标志信号用于标记所述有效响应数据中的最后一位数据，所述读操作编号用于表征与所述读地址控制信号对应的读操作顺序；
11、相应的，所述存储器访问方法，还包括：
12、在所述目标模块中集成目标计数器，并对所述目标计数器进行初始化；其中，所述目标计数器的计数值用于表征当前待处理的所述读操作编号；
13、按照所述目标计数器的计数值并根据所述第一标志信号查看各个所述缓存空间中是否存在与当前待处理的所述读操作编号对应的所述有效响应数据；
14、若任一所述缓存空间中存在与当前待处理的所述读操作编号对应的所述有效响应数据，则根据所述第二标志信号将所述有效响应数据发送至所述外部总线；
15、对所述目标计数器的计数值进行加一运算，并重新执行所述按照所述目标计数器的计数值并根据所述第一标志信号查看各个所述缓存空间中是否存在与当前待处理的所述读操作编号对应的所述有效响应数据的步骤。
16、可选的，所述存储器访问方法，还包括：
17、判断任一所述缓存空间的当前剩余空间是否大于与所述缓存空间对应的所述通道路径中的所述第三流水寄存器级数、所述第二存储器的所述时钟延迟周期和所述第四流水寄存器级数之和；
18、若所述缓存空间的当前剩余空间不大于与所述缓存空间对应的所述通道路径中的所述第三流水寄存器级数、所述第二存储器的所述时钟延迟周期和所述第四流水寄存器级数之和，则停止发送所述读地址控制信号和所述应答控制信号。
19、可选的，所述存储器访问方法，还包括：
20、根据所述片选流水寄存器级数和地址流水寄存器级数构建第一参数；
21、基于所述通道路径的路径延迟情况对所述第一参数进行调整，以通过所述第一参数对所述片选流水寄存器级数和地址流水寄存器级数进行调整。
22、可选的，所述存储器访问方法，还包括：
23、根据所述第二存储器的所述时钟延迟周期构建第二参数，并根据所述第四流水寄存器级数构建第三参数；
24、基于所述通道路径的延迟情况对所述第二参数和所述第三参数进行调整，以通过所述第二参数和所述第三参数分别对所述第二存储器的所述时钟延迟周期和所述第四流水寄存器级数进行调整。
25、第二方面，本申请公开了一种存储器访问装置，包括：
26、流水寄存器级数确定模块，用于确定目标同步存储器接口与各个存储器之间的通道路径，并为不同所述通道路径设置不同的流水寄存器级数；
27、写数据模块，用于解析外部总线发送的第一命令得到写地址控制信号，将所述写地址控制信号发送至第一存储器，并控制所述写地址控制信号到达所述第一存储器时所需的第一时间与所述外部总线发送的写数据信号到达所述第一存储器时所需的第二时间对齐；其中，所述写地址控制信号经过第一流水寄存器级数到达所述第一存储器，所述写数据信号经过第二流水寄存器级数到达所述第一存储器；
28、第一读数据模块，用于解析所述外部总线发送的第二命令得到读地址控制信号，将所述读地址控制信号发送至第二存储器，并确定所述读地址控制信号到达所述第二存储器时本文档来自技高网...
【技术保护点】
1.一种存储器访问方法，其特征在于，包括：
2.根据权利要求1所述的存储器访问方法，其特征在于，所述第一流水寄存器级数和所述第三流水寄存器级数均包括片选流水寄存器级数和地址流水寄存器级数。
3.根据权利要求1或2所述的存储器访问方法，其特征在于，还包括：
4.根据权利要求3所述的存储器访问方法，其特征在于，所述应答控制信号包括标志信号和读操作编号；其中，所述标志信号包括第一标志信号和第二标志信号，所述第一标志信号用于标记所述有效响应数据，所述第二标志信号用于标记所述有效响应数据中的最后一位数据，所述读操作编号用于表征与所述读地址控制信号对应的读操作顺序；
5.根据权利要求4所述的存储器访问方法，其特征在于，还包括：
6.根据权利要求2所述的存储器访问方法，其特征在于，还包括：
7.根据权利要求6所述的存储器访问方法，其特征在于，还包括：
8.一种存储器访问装置，其特征在于，包括：
9.一种电子设备，其特征在于，包括：
10.一种计算机可读存储介质，其特征在于，用于保存计算机
...【技术特征摘要】
1.一种存储器访问方法，其特征在于，包括：
2.根据权利要求1所述的存储器访问方法，其特征在于，所述第一流水寄存器级数和所述第三流水寄存器级数均包括片选流水寄存器级数和地址流水寄存器级数。
3.根据权利要求1或2所述的存储器访问方法，其特征在于，还包括：
4.根据权利要求3所述的存储器访问方法，其特征在于，所述应答控制信号包括标志信号和读操作编号；其中，所述标志信号包括第一标志信号和第二标志信号，所述第一标志信号用于标记所述有效响应数据，所述第二标志信号用于标记所述有效响应数据中的最后一位数据，所述读...
【专利技术属性】
技术研发人员：张亮，丰大勇，孙华锦，袁涛，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。