System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 电荷泄放电路、芯片及电子设备制造技术_技高网

电荷泄放电路、芯片及电子设备制造技术

技术编号:40657762 阅读:3 留言:0更新日期:2024-03-18 18:49
本申请涉及集成电路技术领域,尤其是一种电荷泄放电路、芯片及电子设备。申请的电荷泄放电路包括:电荷泄放模块、延时模块和控制信号输出模块;电荷泄放模块用于泄放电源电荷泄放端的电荷;延时模块用于根据指示信号输出控制电压,其中,控制电压在一个指示信号周期内逐渐降低;控制信号输出模块用于根据控制电压输出泄放开启信号或泄放截止信号,泄放开启信号用于控制电荷泄放模块导通以开始泄放电源电荷泄放端的电荷,泄放截止信号用于控制电荷泄放模块关断以停止泄放电源电荷泄放端的电荷。本申请的电荷泄放电路解决了泄放速度快的电荷泄放模块长时间导通引起温度急剧升高而烧毁电路的问题,能通过延时模块调整电荷泄放模块的关断时间。

【技术实现步骤摘要】

本申请涉及集成电路,具体涉及一种电荷泄放电路、芯片及电子设备


技术介绍

1、对于电源芯片来说,由于电源电荷泄放端的电压会随着电荷的积累而升高,从而可能会因为过压而导致器件或者电路产生不可逆的损坏,故而在电源电荷泄放端需要有泄放电路泄放累积电荷。传统的泄放方式一般是采用晶体管泄放,微控制单元(microcontroller unit,mcu)输出控制信号控制晶体管导通及截止,也就是说晶体管必须在预设时长内泄放掉定量的电荷。而由于压力、体积及温度(pressure,volume,temperature,pvt)的影响,处于不同工艺角的晶体管的泄放速度差异较大。如果以泄放速度最快的工艺角为基准来设计晶体管的尺寸,则泄放速度最慢的晶体管无法在预设时长内泄放预设量的电荷。因此,一般以泄放速度最慢的工艺角为基准来设计晶体管的尺寸,以保证处于每个工艺角的晶体管都能在预设时长内泄放掉预设量的电荷。但是以泄放速度最慢的工艺角为基准来设计晶体管的尺寸,则泄放速度最快的晶体管会产生较大的电流,长时间导通容易引起温度急剧升高而烧毁电路。


技术实现思路

1、鉴于以上问题,本申请实施例提供一种电荷泄放电路、芯片及电子设备,以解决上述技术问题。

2、第一方面,本申请实施例提供一种电荷泄放电路,包括:

3、电荷泄放模块,用于泄放电源电荷泄放端的电荷;

4、延时模块,用于根据指示信号输出控制电压,其中,所述控制电压在一个指示信号周期内逐渐降低;

5、控制信号输出模块,用于根据控制电压输出泄放开启信号或泄放截止信号,所述泄放开启信号用于控制所述电荷泄放模块导通以开始泄放所述电源电荷泄放端的电荷,所述泄放截止信号用于控制所述电荷泄放模块关断以停止泄放所述电源电荷泄放端的电荷。

6、第二方面,本申请实施例还提供一种芯片,包括上述的电荷泄放电路。

7、第三方面,本申请实施例还提供一种电子设备,包括上述的芯片或电荷泄放电路。

8、本申请实施例提供的电荷泄放电路、芯片及电子设备,包括延时模块和控制信号输出模块,延时模块用于接收指示信号并输出控制电压,控制电压在一个指示信号周期内逐渐降低,控制信号输出模块用于根据控制电压输出泄放开启信号或泄放截止信号,泄放开启信号用于控制电荷泄放模块导通以开始泄放电源电荷泄放端的电荷,泄放截止信号用于控制电荷泄放模块关断以停止泄放电源电荷泄放端的电荷;通过设置延时模块和控制信号输出模块,可以实现根据延时模块调整电荷泄放模块的关断时间,解决了泄放速度快的电荷泄放模块长时间导通引起温度急剧升高而烧毁电路的问题。

9、本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。

本文档来自技高网...

【技术保护点】

1.一种电荷泄放电路,其特征在于,包括:

2.如权利要求1所述的电荷泄放电路,其特征在于,在一个所述指示信号周期内,所述控制电压由大于预设电压逐渐降低至小于所述预设电压直至为零,当所述控制电压大于所述预设电压时,所述控制信号输出模块输出所述泄放开启信号;当所述控制电压小于或等于所述预设电压时,所述控制信号输出模块输出所述泄放截止信号。

3.如权利要求1所述的电荷泄放电路,其特征在于,所述延时模块包括:

4.如权利要求3所述的电荷泄放电路,其特征在于,所述第一泄放单元包括至少两个依次串联的第一晶体管,每个所述第一晶体管的控制端和第一端连接。

5.如权利要求4所述的电荷泄放电路,其特征在于,所述电荷泄放模块包括第二泄放单元,所述第二泄放单元包括第二晶体管,所述第二晶体管的控制端接收所述泄放开启信号或泄放截止信号,所述第二晶体管的第一端连接所述电源电荷泄放端,所述第二晶体管的第二端接地。

6.如权利要求5所述的电荷泄放电路,其特征在于,所述第二晶体管与所述第一晶体管的晶体管类型、宽长比、工艺角和电性能参数相同。

7.如权利要求5所述的电荷泄放电路,其特征在于,所述电荷泄放模块还包括下拉单元,所述下拉单元的一端连接所述第二晶体管的控制端,所述下拉单元的另一端接地。

8.如权利要求1所述的电荷泄放电路,其特征在于,所述控制信号输出模块包括:

9.如权利要求8所述的电荷泄放电路,其特征在于,所述控制信号输出模块还包括第一反相器单元;所述开关单元包括PMOS管,所述第一反相器单元包括一级第一反相器,所述第一反相器连接于所述PMOS管的第一端,以输出所述泄放开启信号或者所述泄放截止信号;

10.如权利要求3所述的电荷泄放电路,其特征在于,所述信号输入单元为第二反相器,所述第二反相器的第一端用于接收所述指示信号,所述第二反相器的第二端连接供电电源,所述第二反相器的第三端接地,所述第二反相器的第四端连接所述充放电单元。

11.如权利要求3所述的电荷泄放电路,其特征在于,所述充放电单元为电容,所述电容的第一端与所述信号输入单元连接,所述电容的第二端分别与所述第一泄放单元和所述控制信号输出模块连接。

12.一种芯片,其特征在于,包括权利要求1至11任一项所述的电荷泄放电路。

13.一种电子设备,其特征在于,包括权利要求1至11任一项所述的电荷泄放电路或权利要求12所述的芯片。

...

【技术特征摘要】

1.一种电荷泄放电路,其特征在于,包括:

2.如权利要求1所述的电荷泄放电路,其特征在于,在一个所述指示信号周期内,所述控制电压由大于预设电压逐渐降低至小于所述预设电压直至为零,当所述控制电压大于所述预设电压时,所述控制信号输出模块输出所述泄放开启信号;当所述控制电压小于或等于所述预设电压时,所述控制信号输出模块输出所述泄放截止信号。

3.如权利要求1所述的电荷泄放电路,其特征在于,所述延时模块包括:

4.如权利要求3所述的电荷泄放电路,其特征在于,所述第一泄放单元包括至少两个依次串联的第一晶体管,每个所述第一晶体管的控制端和第一端连接。

5.如权利要求4所述的电荷泄放电路,其特征在于,所述电荷泄放模块包括第二泄放单元,所述第二泄放单元包括第二晶体管,所述第二晶体管的控制端接收所述泄放开启信号或泄放截止信号,所述第二晶体管的第一端连接所述电源电荷泄放端,所述第二晶体管的第二端接地。

6.如权利要求5所述的电荷泄放电路,其特征在于,所述第二晶体管与所述第一晶体管的晶体管类型、宽长比、工艺角和电性能参数相同。

7.如权利要求5所述的电荷泄放电路,其特征在于,所述电荷泄放模块还包括下拉...

【专利技术属性】
技术研发人员:万泽川
申请(专利权)人:上海芯海创芯科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1