【技术实现步骤摘要】
本专利技术涉及集成电路，具体涉及一种芯片布局优化方法、装置、计算机设备及存储介质。
技术介绍
1、在市场的需求选择下，集成电路设计正朝向多功能、高性能、低功耗、超高速、便携化、良率高、长寿命和设计周期短的目标前进。随着半导体制造工艺节点的不断缩小，器件的尺寸也在按比例缩小，芯片的金属层逐渐增多，芯片上需要摆放的晶体管的数目急剧增加，互连线连接越来越复杂，都给芯片的物理实施带来了极大的困难，而合理的布局规划（floorplan）与布局（place），能够降低芯片的物理实施难度。在布局完成之后，一般通过拥塞（congestion）分析，确定布局是否合理。
2、目前，针对芯片局部或整体的逻辑单元（cell）的引脚（pin）过密导致的拥塞，一般通过增大多引脚逻辑单元的间距，即通过电子自动化设计（electronic designautomation，eda）工具将多引脚逻辑单元推开，来解决拥塞。但是由于逻辑本身的限制及优化空间有限，导致解决拥塞问题的效果较差。
技术实现思路
1、有鉴于...
【技术保护点】
1.一种芯片布局优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述以禁用所述多引脚逻辑单元为条件，重新确定所述第一基础模块包括的多个逻辑单元之前，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，所述基于所述第二基础模块中的多引脚逻辑单元的位置信息和所述第一基础模块的拥塞区域的位置信息，确定所述第一基础模块的拥塞区域是否由多引脚逻辑单元引起，包括：
4.根据权利要求2所述的方法，其特征在于，所述基于所述第二基础模块中的多引脚逻辑单元的位置信息和所述第一基础模块的拥塞区域的位置信息，确定所...
【技术特征摘要】
1.一种芯片布局优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述以禁用所述多引脚逻辑单元为条件，重新确定所述第一基础模块包括的多个逻辑单元之前，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，所述基于所述第二基础模块中的多引脚逻辑单元的位置信息和所述第一基础模块的拥塞区域的位置信息，确定所述第一基础模块的拥塞区域是否由多引脚逻辑单元引起，包括：
4.根据权利要求2所述的方法，其特征在于，所述基于所述第二基础模块中的多引脚逻辑单元的位置信息和所述第一基础模块的拥塞区域的位置信息，确定所述第一基础模块的拥塞区域是否由多引脚逻辑单元引起，包括：
5.根据权利要求2至4中任一项所述的方法，其特征在于，所述在第一基础模块的拥塞区域是由多引脚逻辑单元引起的情况下，以禁用所述多引脚逻辑单元为条件，重新确定所述第一基础模块的多个逻辑单元，包括：
6.根据权利要求2至4中任一项所述的方法，其特征在于，在所述获取第二基础模块中的多引脚逻辑单...
【专利技术属性】
技术研发人员：张恒清，曾昭贵，高旭，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。