【技术实现步骤摘要】
本专利技术涉及集成电路硬件安全，特别涉及一种实现trng和puf双功能的安全原语模块。
技术介绍
1、物理不可克隆函数(puf)和真随机数生成器(trng)是为物联网系统中的密钥生成和保护提供轻量级解决方案的基本安全原语。puf通常利用静态熵源(例如，制造工艺引起的器件参数不同)为硬件生成唯一指纹，并为加密和身份验证的未来调用实现可靠存储。相反，trng则将动态熵源(例如，热噪声)数字化，以连续生成不可预测的随机数。许多安全方案需要puf和trng来提供更高级别的安全性。例如，在保护隐私的相互认证(ppma)协议中，使用puf id作为密钥对trng生成的无意义文本进行加密，然后将加密后的文本发送出去进行认证。在这种情况下，窃听者无法访问任何有价值的信息，因此不会泄露任何隐私。
2、要将puf和trng集成进入边缘设备，控制好面积使其尽可能地小是非常关键的。但是如果分别用两个模块来分别实现puf和trng两个功能则会占用更多的面积；其次，一般利用rram阵列的puf结构都需要施加读取电压来读取电流进行“0”或“1”的判断，但是由于读取电压的摆动会导致所得到的读取电流的不准确，从而导致误码率的产生。
技术实现思路
1、针对现有技术存在的问题及技术要求，本专利技术的目的是提供了一种实现trng和puf双功能的安全原语模块及其方法，通过列阵的puf和trng工作方式，减少电压摆幅对读取结果影响的编程方式。
2、为了达到上述目的，本专利技术采用以下技术方案实现：p>
3、一种实现trng和puf双功能的安全原语模块，包括由2t1r结构构建的阵列单元结构，其中第二晶体管的栅极连接在第一晶体管的源极和易失性器件之间；通过1号源线控制第一晶体管漏极的电位；通过1号位线控制易失性器件底端部分的电位；通过2号源线控制第二晶体管漏极的电位，且通过2号位线获得第二晶体管漏极的电流；字线控制在第一晶体管栅极的电压。
4、一种实现trng和puf双功能的安全原语模块的方法，包括以下步骤：
5、步骤s1：实现puf功能的方法，包括以下步骤：
6、步骤s11：易失性器件的初始状态为高阻态；
7、步骤s12：在接收到质询位之后，对字线施加高电平打开第一晶体管，而后在1号源线上施加读取电压，从1号位线读取到电流；
8、步骤s13：将1号位线读取到的电流与参考电流进行比较，如果1号位线读取到的电流高于参考电流，读取的结果则为“1”；如果1号位线读取到的电流低于参考电流，读取的结果则为“0”；
9、步骤s2：实现trng功能的方法，包括以下步骤：
10、步骤s21：在2号源线上施加电压，使第二晶体管处于饱和状态，而后在字线上施加电压使第一晶体管处于半开状态，最后在1号源线上施加一组脉冲电压，使易失性器件设置为低阻态，得到外围电路输出电平；
11、步骤s22：统计外围电路输出电平由高电平转变至低电平时，1号源线施加脉冲电压数的奇偶性，若是奇数，则输出为“1”；若是偶数，则输出为“0”。
12、所述的步骤s12在每次接收到质询位后，将易失性器件设置为低阻态，由于易失性器件的易失性使得易失性器件自发回到高阻态，高阻态阻值重新分布，并对易失性器件的高阻态阻值再一次进行读取。
13、所述的步骤s13中的参考电流是对阵列所有的易失性器件进行读取操作，并取1号位线处电流的平均值；每读取104次后，重新生成一次参考电流。
14、所述的步骤s21中第一晶体管半开状态时的阻值介于易失性器件高阻态阻值和低阻态阻值之间。
15、所述的步骤s21，在易失性器件为高阻态的情况下，第二晶体管的栅极电压为高电平，其饱和电流高，通过2号位线的电流为大电流，外围电路输出高电平；在易失性器件为低阻态的情况下，第二晶体管的栅极电压为低电平，其饱和电流低，通过2号位线的电流为小电流，外围电路输出低电平。
16、与现有技术相比，本专利技术的有益效果是：
17、本专利技术一种实现trng和puf双功能的安全原语模块及其方法，缓解了物联网应用中面积受到严格限制的问题，提高了硬件安全应用中的面积利用效率，除此之外，本申请采用的失易性器件，相对于非失易性器件可以自发返回至高阻态，不仅减少了失易性器件由低阻态至高阻态设置的编程步骤，与此同时，还减少了能量消耗。
18、上述说明仅是本专利技术技术方案的概述，为了能够更清楚地了解本专利技术的技术手段，从而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下列举本专利技术的具体实施方法。
19、根据下文结合附图对本专利技术具体实施例的详细描述，本领域技术人员将会更加明了本专利技术的上述及其他目的、特征和优点，但不作为对本专利技术的限定。
本文档来自技高网...【技术保护点】
1.一种实现TRNG和PUF双功能的安全原语模块，其特征在于，包括由2T1R结构构建的阵列单元结构，其中第二晶体管(NMOS2)的栅极连接在第一晶体管(NMOS1)的源极和易失性器件(RRAM)之间；通过1号源线(Vsl1)控制第一晶体管(NMOS1)漏极的电位；通过1号位线(Vbl1)控制易失性器件(RRAM)底端部分的电位；通过2号源线(Vsl2)控制第二晶体管(NMOS2)漏极的电位，且通过2号位线(Vbl2)获得第二晶体管(NMOS2)漏极的电流；字线(Vwl)控制在第一晶体管(NMOS1)栅极的电压。
2.根据权利要求1所述的一种实现TRNG和PUF双功能的安全原语模块的方法，其特征在于，包括以下步骤：
3.根据权利要求2所述的一种实现TRNG和PUF双功能的安全原语模块的方法，其特征在于，所述的步骤S12在每次接收到质询位后，将易失性器件(RRAM)设置为低阻态，由于易失性器件(RRAM)的易失性使得易失性器件(RRAM)自发回到高阻态，高阻态阻值重新分布，并对易失性器件(RRAM)的高阻态阻值再一次进行读取。
4.根据权利要求2所
5.根据权利要求2所述的一种实现TRNG和PUF双功能的安全原语模块的方法，其特征在于，所述的步骤S21中第一晶体管(NMOS1)半开状态时的阻值介于易失性器件(RRAM)高阻态阻值和低阻态阻值之间。
6.根据权利要求2所述的一种实现TRNG和PUF双功能的安全原语模块的方法，其特征在于，所述的步骤S21，在易失性器件(RRAM)为高阻态的情况下，第二晶体管(NMOS2)的栅极电压为高电平，其饱和电流高，通过2号位线(Vbl2)的电流为大电流，外围电路输出高电平；在易失性器件(RRAM)为低阻态的情况下，第二晶体管(NMOS2)的栅极电压为低电平，其饱和电流低，通过2号位线(Vbl2)的电流为小电流，外围电路输出低电平。
...【技术特征摘要】
1.一种实现trng和puf双功能的安全原语模块，其特征在于，包括由2t1r结构构建的阵列单元结构，其中第二晶体管(nmos2)的栅极连接在第一晶体管(nmos1)的源极和易失性器件(rram)之间；通过1号源线(vsl1)控制第一晶体管(nmos1)漏极的电位；通过1号位线(vbl1)控制易失性器件(rram)底端部分的电位；通过2号源线(vsl2)控制第二晶体管(nmos2)漏极的电位，且通过2号位线(vbl2)获得第二晶体管(nmos2)漏极的电流；字线(vwl)控制在第一晶体管(nmos1)栅极的电压。
2.根据权利要求1所述的一种实现trng和puf双功能的安全原语模块的方法，其特征在于，包括以下步骤：
3.根据权利要求2所述的一种实现trng和puf双功能的安全原语模块的方法，其特征在于，所述的步骤s12在每次接收到质询位后，将易失性器件(rram)设置为低阻态，由于易失性器件(rram)的易失性使得易失性器件(rram)自发回到高阻态，高阻态阻值重新分布，并对易失性器件(rram)的高阻...
【专利技术属性】
技术研发人员：张亦舒，阚健豪，张子扬，张国滨，凡雪蒙，
申请(专利权)人：浙江大学杭州国际科创中心，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。