【技术实现步骤摘要】
本专利技术涉及时钟管理，尤其涉及用于高速电路的时钟管理电路及时钟管理方法。
技术介绍
1、一般来说，计算电路因为时钟闸控(clock gating，时钟门控)的关系，在闲置状态(idle state)的功耗低于在工作状态(active state)的功耗。当计算电路从闲置状态切换至工作状态时，亦即当计算电路被唤醒(wake up)时，由于时钟闸控的打开导致瞬间抽电，常有一个瞬间的电流峰值(亦即电流突波(current surge))产生，导致计算电路所在的印刷电路板上的供电电压下降(ir drop)。而当印刷电路板上的供电电压的降幅超过容限值时，计算电路会出现非预期的行为，导致电路的功能失效。虽然可以在印刷电路板上增加电容来稳定供电电压，增加电容亦会造成成本上升。因此本公开提出一种电路设计以减轻电流突波(亦即减轻供电电压下降)。
2、上述的计算电路例如是中央处理单元、中央处理单元的核心(core)、微控制器、微处理器等高速电路。工作状态亦可称为全速状态(full speed state)。闲置状态亦可称为静止状态或空载状态。
技术实现思路
1、鉴于现有技术的不足，本专利技术的一目的在于提供一种时钟管理电路与时钟管理方法，以改善现有技术的不足。
2、本专利技术的一实施例提供一种时钟管理电路，用于管理一计算电路的一操作时钟，该计算电路依据一中断信号改变一状态信号的准位，该时钟管理电路包含：一延迟电路，用来延迟一唤醒中断信号以产生一延迟后的唤醒中断信号；以及，一时
3、本专利技术的另一实施例提供一种时钟管理方法，用于管理一计算电路的一操作时钟，该计算电路依据一中断信号改变一状态信号的准位，该时钟管理方法包含：根据一参考时钟产生该操作时钟；根据该状态信号产生一唤醒中断信号；延迟该唤醒中断信号以产生一延迟后的唤醒中断信号；以及，根据该延迟后的唤醒中断信号调整该操作时钟的频率。
4、本专利技术的实施例所体现的技术手段可以改善现有技术的缺点的至少其中之一，因此本专利技术相较于现有技术可以减轻电流突波。
5、有关本专利技术的特征、实作与技术效果，兹配合附图作实施例详细说明如下。
本文档来自技高网...【技术保护点】
1.一种时钟管理电路，用于管理一计算电路的一操作时钟，该计算电路依据一中断信号改变一状态信号的准位，该时钟管理电路包含：
2.如权利要求1所述的时钟管理电路，其中，该时钟管理电路可控制该操作时钟的频率为一第一频率、一第二频率或一第三频率，该第一频率为该计算电路的一最低操作频率，该第三频率为该计算电路的一最高操作频率，该第二频率介于该第一频率与该第三频率之间，该时钟控制电路回应于该状态信号的准位变化控制该操作时钟的频率为该第一频率，并且该时钟控制电路回应于该延迟后的唤醒中断信号的准位变化控制该操作时钟的频率为该第二频率。
3.如权利要求2所述的时钟管理电路，其中，该延迟电路根据一等待时间延迟该唤醒中断信号以产生该延迟后的唤醒中断信号，该等待时间能通过软件设定的方式调整。
4.如权利要求3所述的时钟管理电路，其中，该时钟控制电路包含：
5.如权利要求4所述的时钟管理电路，其中，该除频与唤醒控制电路回应于该延迟后的唤醒中断信号的准位变化改变该除频信号。
6.一种时钟管理方法，用于管理一计算电路的一操作时钟，该计算电路依据一中断
7.如权利要求6所述的时钟管理方法，其中，该时钟管理方法可控制该操作时钟的频率为一第一频率、一第二频率或一第三频率，该第一频率为该计算电路的一最低操作频率，该第三频率为该计算电路的一最高操作频率，该第二频率介于该第一频率与该第三频率之间，该方法还包含：
8.如权利要求7所述的时钟管理方法，其中，该延迟该唤醒中断信号以产生该延迟后的唤醒中断信号的步骤是延迟该唤醒中断信号一等待时间，该等待时间可通过软件设定的方式调整。
9.如权利要求7所述的时钟管理方法，还包含：
10.如权利要求9所述的时钟管理方法，其中，该根据该除数选择信号及该延迟后的唤醒中断信号产生该除频信号的步骤包含：
...【技术特征摘要】
1.一种时钟管理电路，用于管理一计算电路的一操作时钟，该计算电路依据一中断信号改变一状态信号的准位，该时钟管理电路包含：
2.如权利要求1所述的时钟管理电路，其中，该时钟管理电路可控制该操作时钟的频率为一第一频率、一第二频率或一第三频率，该第一频率为该计算电路的一最低操作频率，该第三频率为该计算电路的一最高操作频率，该第二频率介于该第一频率与该第三频率之间，该时钟控制电路回应于该状态信号的准位变化控制该操作时钟的频率为该第一频率，并且该时钟控制电路回应于该延迟后的唤醒中断信号的准位变化控制该操作时钟的频率为该第二频率。
3.如权利要求2所述的时钟管理电路，其中，该延迟电路根据一等待时间延迟该唤醒中断信号以产生该延迟后的唤醒中断信号，该等待时间能通过软件设定的方式调整。
4.如权利要求3所述的时钟管理电路，其中，该时钟控制电路包含：
5.如权利要求4所述的时钟管理电路，其中，该除...
【专利技术属性】
技术研发人员：梁宇杰，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。