【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体封装组件。
技术介绍
1、随着对具有更多功能的更小装置的需求不断增加，叠层封装(package-on-package，pop)技术已经变得越来越流行。pop技术垂直堆叠两个或多个封装，并最大限度地减少不同组件(例如控制器和存储设备)之间的走线长度。这提供了更好的电气性能，因为更短的互连布线可以产生更快的信号传播并减少噪声和串扰缺陷。
2、尽管现有的半导体封装组件通常是足够的，但它们并非在各个方面都令人满意。例如，满足将不同组件集成到封装中的通道要求(channel requirement)是一项挑战。因此，需要进一步改进半导体封装组件以提供通道设计的灵活性。
技术实现思路
1、为解决上述问题，本专利技术提供了一种半导体封装组件，以解决上述问题。
2、根据本专利技术的第一方面，公开一种半导体封装组件，包括：
3、并排布置的第一半导体晶粒和第二半导体晶粒，其中所述第一半导体晶粒包括：
4、第一接口，布置在所述第一半导体晶粒的第一边缘上；以及
5、第二接口，布置在所述第一半导体晶粒的靠近所述第二半导体晶粒的第二边缘上，并且所述第二边缘连接到所述第一边缘；以及
6、第三半导体晶粒，堆叠在所述第一半导体晶粒和所述第二半导体晶粒上，其中所述第三半导体晶粒通过所述第一接口电连接到所述第一半导体晶粒，并且其中所述第一半导体晶粒通过所述第二接口电连接到所述第二半导体晶粒。
7、
8、进一步的，所述第三半导体晶粒通过所述第一接口和所述第二接口电连接到所述第二半导体晶粒。由此可以让晶粒之间互连。
9、进一步的，所述第一半导体晶粒包括布置在连接到所述第一边缘且与所述第二边缘相对的第三边缘上的第三接口，其中所述第三半导体晶粒通过所述第三接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。由此具有更多的接口来与第三半导体晶粒进行连接，从而具有更高效的处理速度。
10、进一步的，所述第一半导体晶粒包括布置在连接到所述第二边缘并且与所述第一边缘相对的第四边缘上的第四接口，其中所述第三半导体晶粒通过所述第四接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。由此具有更多的接口来与第三半导体晶粒进行连接，从而具有更高效的处理速度。
11、进一步的，还包括：
12、前侧重分布层(rdl)结构，电连接到所述第一半导体芯片的所述第一接口和所述第二接口，其中所述第一半导体芯片和所述第二半导体芯片设置在所述前侧rdl结构上；以及
13、通孔(tv)互连，设置在所述第一半导体晶粒和所述第二半导体晶粒旁边并且电连接到所述前侧rdl结构。
14、进一步的，所述通孔互连通过所述前侧重分布层结构而不是通过所述第二接口电连接到所述第一接口。由此将不同功用的接口区别开以降低传输干扰并高效传输信号。
15、进一步的，还包括：
16、模塑料，围绕所述第一半导体晶粒和所述第二半导体晶粒的，其中所述通孔互连穿过所述模塑料并且布置在所述模塑料的与所述第一半导体晶粒的所述第一边缘相对应的第五边缘上。从而将第一接口与通孔互连的位置设置为对应且紧邻，这样可以最大限度地减少不同组件之间的走线长度，提供更好的电气性能、更快的信号传播，并减少噪声和串扰缺陷，并且提高半导体封装组件的通道设计的灵活性。
17、进一步的，所述tv互连被布置为延伸至所述模塑料的第六边缘并且靠近所述第一半导体晶粒。这样可以进一步的减少走线长度。
18、进一步的，所述tv互连的分布区域在平面图中呈l形。这样可以让第一接口以更短的路径连接到tv互连，以进一步的减少走线长度。
19、进一步的，还包括：
20、后侧重分布层(rdl)结构，设置在所述前侧rdl结构和所述第三半导体晶粒之间，其中上述后侧rdl结构通过所述tv互连和所述前侧rdl结构电连接到所述第一半导体芯片的所述第一接口。
21、进一步的，还包括：
22、扇出封装，包括所述第一半导体晶粒、所述第二半导体晶粒、所述前侧rdl结构和所述后侧rdl结构；以及
23、存储器封装，包括所述第三半导体晶粒并且堆叠在所述扇出封装上，其中所述存储器封装包括成组布置并且设置在所述存储器封装的与所述第一半导体晶粒的第一边缘相对应的第七边缘上的导电结构。
24、进一步的，所述导电结构组中的一个设置在所述存储器封装的区域中，其中，在平面图中，所述区域具有比所述第二半导体晶粒更靠近所述第一半导体晶粒的几何中心。这样可以让第一接口以更短的路径连接到tv互连，以进一步的减少走线长度。
25、根据本专利技术的第二方面，公开一种半导体封装组件，包括：
26、扇出封装，包括：
27、并排布置的第一半导体晶粒和第二半导体晶粒，其中所述第一半导体晶粒包括：布置在所述第一半导体晶粒的第一边缘上的第一接口；以及第二接口，布置在所述第一半导体晶粒的靠近所述第二半导体晶粒并且邻近所述第一边缘的第二边缘上；以及
28、通孔(tv)互连，设置在所述第一半导体晶粒和所述第二半导体晶粒旁边并且布置在所述扇出封装的与所述第一半导体晶粒的所述第一边缘相对应的扇出封装边缘上；以及
29、存储器封装，堆叠在所述扇出封装上并且通过所述tv互连和所述第二接口电连接到所述第二半导体晶粒。这样可以让第一接口以更短的路径连接到tv互连，以进一步的减少走线长度。
30、进一步的，所述第一半导体晶粒具有第一关键尺寸并且所述第二半导体晶粒具有第二关键尺寸，其中所述第一关键尺寸比所述第二关键尺寸窄。由此以更先进的第一半导体晶粒来作为控制第三半导体晶粒及其对应封装的晶粒，从而可以应用于更高速的场景，使半导体封装组件具有更高效的处理能力。
31、进一步的，所述第一半导体晶粒包括布置在与所述第一边缘相邻且与所述第二边缘相对的第三边缘上的第三接口，其中所述存储器封装通过所述tv互连、所述第二接口和所述第三接口电连接到所述第二半导体晶粒。
32、进一步的，所述第一半导体晶粒包括布置在与所述第二边缘相邻且与所述第一边缘相对的第四边缘上的第四接口，其中所述存储器封装通过所述tv互连、所述第二接口和所述第四接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。
33、进一步的，还包括：
34、前侧重分布层(rdl)结构，电连接到所述第一半导体芯片的第一接口和第二接口，其中所述第一半导体晶粒和所述第二半导体晶粒设置在前侧rdl结构上；以及
35、后侧重分布层(rdl本文档来自技高网...
【技术保护点】
1.一种半导体封装组件，其特征在于，包括：
2.根据权利要求1所述的半导体封装组件，其特征在于，所述第一半导体晶粒具有第一关键尺寸并且所述第二半导体晶粒具有第二关键尺寸，其中所述第一关键尺寸比所述第二关键尺寸窄。
3.根据权利要求1所述的半导体封装组件，其特征在于，所述第三半导体晶粒通过所述第一接口和所述第二接口电连接到所述第二半导体晶粒。
4.根据权利要求1所述的半导体封装组件，其特征在于，所述第一半导体晶粒包括布置在连接到所述第一边缘且与所述第二边缘相对的第三边缘上的第三接口，其中所述第三半导体晶粒通过所述第三接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。
5.根据权利要求1所述的半导体封装组件，其特征在于，所述第一半导体晶粒包括布置在连接到所述第二边缘并且与所述第一边缘相对的第四边缘上的第四接口，其中所述第三半导体晶粒通过所述第四接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。
6.根据权利要求1所述的半导体封装组件，其特征在于，还包括：
7.根据权利要求6所述的半导体封装组件，其特征在于，所
8.根据权利要求6所述的半导体封装组件，其特征在于，还包括：
9.根据权利要求8所述的半导体封装组件，其特征在于，所述TV互连被布置为延伸至所述模塑料的第六边缘并且靠近所述第一半导体晶粒。
10.根据权利要求9所述的半导体封装组件，其特征在于，所述TV互连的分布区域在平面图中呈L形。
11.根据权利要求6所述的半导体封装组件，其特征在于，还包括：
12.根据权利要求11所述的半导体封装组件，其特征在于，还包括：
13.根据权利要求12所述的半导体封装组件，其特征在于，所述导电结构组中的一个设置在所述存储器封装的区域中，其中，在平面图中，所述区域具有比所述第二半导体晶粒更靠近所述第一半导体晶粒的几何中心。
14.一种半导体封装组件，其特征在于，包括：
15.根据权利要求14所述的半导体封装组件，其特征在于，所述第一半导体晶粒具有第一关键尺寸并且所述第二半导体晶粒具有第二关键尺寸，其中所述第一关键尺寸比所述第二关键尺寸窄。
16.根据权利要求14所述的半导体封装组件，其特征在于，所述第一半导体晶粒包括布置在与所述第一边缘相邻且与所述第二边缘相对的第三边缘上的第三接口，其中所述存储器封装通过所述TV互连、所述第二接口和所述第三接口电连接到所述第二半导体晶粒。
17.根据权利要求14所述的半导体封装组件，其特征在于，所述第一半导体晶粒包括布置在与所述第二边缘相邻且与所述第一边缘相对的第四边缘上的第四接口，其中所述存储器封装通过所述TV互连、所述第二接口和所述第四接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。
18.根据权利要求14所述的半导体封装组件，其特征在于，还包括：
19.根据权利要求14所述的半导体封装组件，其特征在于，所述TV互连的分布区域在平面图中具有包括I形或L形的形状。
20.根据权利要求14所述的半导体封装组件，其特征在于，所述存储器封装包括布置在所述存储器封装的区域中的导电结构，其中在平面图中该区域具有比所述第二半导体晶粒更靠近所述第一半导体晶粒的几何中心。
21.一种半导体封装组件，其特征在于，包括：
22.根据权利要求21所述的半导体封装组件，其特征在于，所述顶部封装通过所述TV互连、所述第二接口和所述第三接口电连接到所述第二半导体晶粒。
23.根据权利要求21所述的半导体封装组件，其特征在于，所述底部封装还包括：
24.根据权利要求21所述的半导体封装组件，其特征在于，所述TV互连的分布区域在平面图中具有包括I形或L形的形状。
25.根据权利要求21所述的半导体封装组件，其特征在于，所述顶部封装包括布置在所述存储器封装的区域中的导电结构，其中，在平面图中，该区域具有比所述第二半导体芯片更靠近所述第一半导体芯片的几何中心。
...【技术特征摘要】
1.一种半导体封装组件，其特征在于，包括：
2.根据权利要求1所述的半导体封装组件，其特征在于，所述第一半导体晶粒具有第一关键尺寸并且所述第二半导体晶粒具有第二关键尺寸，其中所述第一关键尺寸比所述第二关键尺寸窄。
3.根据权利要求1所述的半导体封装组件，其特征在于，所述第三半导体晶粒通过所述第一接口和所述第二接口电连接到所述第二半导体晶粒。
4.根据权利要求1所述的半导体封装组件，其特征在于，所述第一半导体晶粒包括布置在连接到所述第一边缘且与所述第二边缘相对的第三边缘上的第三接口，其中所述第三半导体晶粒通过所述第三接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。
5.根据权利要求1所述的半导体封装组件，其特征在于，所述第一半导体晶粒包括布置在连接到所述第二边缘并且与所述第一边缘相对的第四边缘上的第四接口，其中所述第三半导体晶粒通过所述第四接口电连接到所述第一半导体晶粒和所述第二半导体晶粒。
6.根据权利要求1所述的半导体封装组件，其特征在于，还包括：
7.根据权利要求6所述的半导体封装组件，其特征在于，所述通孔互连通过所述前侧重分布层结构而不是通过所述第二接口电连接到所述第一接口。
8.根据权利要求6所述的半导体封装组件，其特征在于，还包括：
9.根据权利要求8所述的半导体封装组件，其特征在于，所述tv互连被布置为延伸至所述模塑料的第六边缘并且靠近所述第一半导体晶粒。
10.根据权利要求9所述的半导体封装组件，其特征在于，所述tv互连的分布区域在平面图中呈l形。
11.根据权利要求6所述的半导体封装组件，其特征在于，还包括：
12.根据权利要求11所述的半导体封装组件，其特征在于，还包括：
13.根据权利要求12所述的半导体封装组件，其特征在于，所述导电结构组中的一个设置在所述存储器封装的区域中，其中，在平面图中，所述区域具有比所述第二半导体晶粒更靠近所述第一半导体晶粒的几何中心。
14.一种半导体封...
【专利技术属性】
技术研发人员：郭哲宏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。