【技术实现步骤摘要】
本公开是关于半导体装置和其制造方法，且特别是关于具有三维晶体管的半导体装置。
技术介绍
1、以下内容是关于集成电路(integrated circuit，ic)技术、鳍式场效应晶体管(fin field-effect transistor，finfet)和其他非平面或三维(three-dimensional，3d)晶体管技术、集成电路及/或鳍式场效应晶体管及/或三维晶体管制造技术和相关技术。
技术实现思路
1、根据本公开的一些实施例，一种制造半导体装置的方法包括以下步骤。形成相互平行且涂覆着共形牺牲层的多个三维导电通道，涂覆着共形牺牲层的三维导电通道形成在半导体基板上。沉积介电材料以填充涂覆着共形牺牲层的三维导电通道之间的多个空隙，其中一部分或全部的所沉积的介电材料掺杂硼、锂或铍。执行化学机械研磨以移除所沉积的介电材料的顶部且暴露三维导电通道的多个顶部。在化学机械研磨之后，通过蚀刻移除涂覆三维导电通道的共形牺牲层，以形成与三维导电通道分离且包括所沉积的介电材料的多个三维介电质特征。
...【技术保护点】
1.一种制造半导体装置的方法，其特征在于，包括：
2.如权利要求1所述的方法，其特征在于，其中全部的所沉积的该介电材料掺杂硼、锂或铍。
3.如权利要求1所述的方法，其特征在于，其中沉积该介电材料包括：
4.如权利要求3所述的方法，其特征在于，其中形成该基底介电层包括：
5.如权利要求1所述的方法，其特征在于，其中涂覆所述多个三维导电通道的该共形牺牲层包括氮化硅材料。
6.如权利要求1所述的方法，其特征在于，其中沉积该介电材料包括通过化学气相沉积沉积该介电材料，且包括在化学气相沉积期间通过提供包括B、B2H6或...
【技术特征摘要】
1.一种制造半导体装置的方法，其特征在于，包括：
2.如权利要求1所述的方法，其特征在于，其中全部的所沉积的该介电材料掺杂硼、锂或铍。
3.如权利要求1所述的方法，其特征在于，其中沉积该介电材料包括：
4.如权利要求3所述的方法，其特征在于，其中形成该基底介电层包括：
5.如权利要求1所述的方法，其特征在于，其中涂覆所述多个三维导电通道的该共形牺牲层包括氮化硅材料。
6.如权利要求1所述的方法，其特征在于，其中沉积该介电材料包括通过化学气相沉积沉积该介电材料，且包...
【专利技术属性】
技术研发人员：范妙璇，庄严，林媛翎，龚达翔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。