【技术实现步骤摘要】
本公开涉及半导体制造，具体涉及一种超结半导体的自对准接触槽形成方法及超结半导体结构。
技术介绍
1、超结是新型的功率mosfet器件，由交替排列的p型半导体薄层（简称p柱）和n型半导体薄层（简称n柱）组成。该结构能够在截止状态下在较低电压时通过将p柱和n柱耗尽实现电荷补偿，从而使p柱和n柱能够在较高掺杂浓度下实现高的击穿电压，同时又能获得低的导通电阻，突破了传统的功率mosfet的理论极限。
2、现有的超结接触槽形成工艺中，需要一张接触槽刻蚀专用的光罩，增加了工艺成本。在理想情况下光阻的开口区域（对应于接触槽刻蚀区域）要处于两个相邻栅极的中间位置，确保刻蚀内介质层后形成的接触槽能够和两侧的源区都形成连接。但实际制造过程中，通常由于接触槽刻蚀前的光刻工艺会发生不同程度的套刻偏离，光阻的开口区域偏离两个相邻栅极的中间位置，进而导致接触槽刻蚀区域偏离两个相邻栅极的中间位置。当光刻工艺发生较严重的套刻偏离时，接触槽和一侧的源区不能产生连接，导致该侧的n+源区无法通过接触槽的金属连线连接到芯片顶部，最终无法形成源极结构。
技术实现思路
1、为了解决相关技术中的问题，本公开实施例提供一种超结半导体的自对准接触槽形成方法及超结半导体结构。
2、第一方面，本公开实施例中提供了一种超结半导体的自对准接触槽形成方法，包括：
3、在第一内介质层、栅极层、栅极氧化层与体区对应的位置形成沟槽；
4、在所述体区中形成源区；
5、形成第二内介质层，所述
6、去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层，保留所述沟槽侧壁的所述第二内介质层，形成接触槽。
7、根据本公开的实施例，所述第二内介质层的厚度为所述沟槽的宽度与所述接触槽的预设宽度之差的二分之一。
8、根据本公开的实施例，所述第二内介质层在所述第一内介质层上表面、所述沟槽侧壁和所述沟槽底部的厚度是均匀的。
9、根据本公开的实施例，形成接触槽之后，所述方法还包括：
10、形成金属层，所述金属层填充所述接触槽，并覆盖所述第一内介质层和所述接触槽。
11、根据本公开的实施例，在第一内介质层上覆盖光阻层，对所述光阻层进行光刻定义出所述沟槽所在区域；
12、通过所述光阻层对所述第一内介质层、栅极层和栅极氧化层进行刻蚀，以形成所述沟槽。
13、根据本公开的实施例，所述去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层，包括采用干法刻蚀工艺去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层。
14、根据本公开的实施例，所述在体区中形成源区，包括经由体区表面通过离子注入工艺形成所述源区。
15、根据本公开的实施例，所述形成第二内介质层，包括采用化学气相沉积工艺，在所述第一内介质层表面、所述沟槽侧壁和所述沟槽底部沉积形成第二内介质层。
16、根据本公开的实施例，所述第一内介质层为氧化硅层。
17、根据本公开的实施例，所述第二内介质层为氧化硅层。
18、根据本公开的实施例，在衬底上形成外延层；
19、在外延层中形成外延柱和所述体区，所述体区位于所述外延柱上方；
20、依次在外延层上形成所述栅极氧化层、所述栅极层、所述第一内介质层。
21、根据本公开的实施例，所述方法还包括：
22、在n+衬底上形成n-外延层；
23、在所述n-外延层中形成p型外延柱，在所述p型外延柱上方形成p型体区；
24、所述栅极氧化层、栅极层、第一内介质层依次设置在所述n-外延层和所述p型体区上方；
25、在所述p型体区内通过离子注入形成n+源区。
26、根据本公开的实施例，所述方法还包括：
27、在p+衬底上形成p-外延层；
28、在所述p-外延层中形成n型外延柱，在所述n型外延柱上方形成n型体区；
29、所述栅极氧化层、栅极层、第一内介质层依次设置在所述p-外延层和所述n型体区上方；
30、在所述n型体区内通过离子注入形成p+源区。
31、第二方面，本公开实施例中提供了一种超结半导体结构，包括：所述超结半导体结构为采用如第一方面中任一项所述的方法制备得到的结构。
32、第三方面，本公开实施例中提供了一种电子器件，包括根据第二方面所述的超结半导体结构。
33、第四方面，本公开实施例中提供了一种芯片，包括根据第二方面所述的超结半导体结构，或根据第三方面所述的电子器件。
34、第五方面，本公开实施例中提供了一种电子设备，包括根据第二方面所述的超结半导体结构，或根据第三方面所述的电子器件，或根据第四方面所述的芯片。
35、根据本公开实施例提供的技术方案，所述超结半导体的自对准接触槽形成方法，包括：在第一内介质层、栅极层、栅极氧化层与体区对应的位置形成沟槽；在所述体区中形成源区；形成第二内介质层，所述第二内介质层覆盖所述第一内介质层上表面、所述沟槽侧壁和所述沟槽底部；去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层，保留所述沟槽侧壁的所述第二内介质层，形成接触槽。根据本公开的技术方案，可以省去一张接触槽工艺专用的光罩，节省成本，并解决传统接触槽形成工艺中光刻工艺的套刻偏离问题，提高超结半导体的制造良品率。
36、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
本文档来自技高网...【技术保护点】
1.一种超结半导体的自对准接触槽形成方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述第二内介质层的厚度为所述沟槽的宽度与所述接触槽的预设宽度之差的二分之一。
3.根据权利要求2所述的方法，其特征在于，所述第二内介质层在所述第一内介质层上表面、所述沟槽侧壁和所述沟槽底部的厚度是均匀的。
4.根据权利要求1所述的方法，其特征在于，形成接触槽之后，所述方法还包括：
5.根据权利要求1所述的方法，其特征在于，所述在第一内介质层、栅极层和栅极氧化层与体区对应的位置形成沟槽，包括：
6.根据权利要求1所述的方法，其特征在于，所述去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层，包括采用干法刻蚀工艺去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层。
7.根据权利要求1所述的方法，其特征在于，所述在体区中形成源区，包括经由所述体区表面通过离子注入工艺形成所述源区。
8.根据权利要求1所述的方法，其特征在于，所述形成第二内介质层，包括采用化学气相沉积工艺，在所述第一内介质
9.根据权利要求1所述的方法，其特征在于，所述第一内介质层为氧化硅层。
10.根据权利要求1所述的方法，其特征在于，所述第二内介质层为氧化硅层。
11.根据权利要求1所述的方法，其特征在于，所述方法还包括：
12.根据权利要求1所述的方法，其特征在于，还包括：
13.根据权利要求1所述的方法，其特征在于，还包括：
14.一种超结半导体结构，其特征在于：
15.一种电子器件，其特征在于：包括根据权利要求14所述的超结半导体结构。
16.一种芯片，其特征在于：包括根据权利要求14所述的超结半导体结构，或根据权利要求15所述的电子器件。
17.一种电子设备，其特征在于：包括根据权利要求14所述的超结半导体结构，或根据权利要求15所述的电子器件，或根据权利要求16所述的芯片。
...【技术特征摘要】
1.一种超结半导体的自对准接触槽形成方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述第二内介质层的厚度为所述沟槽的宽度与所述接触槽的预设宽度之差的二分之一。
3.根据权利要求2所述的方法，其特征在于，所述第二内介质层在所述第一内介质层上表面、所述沟槽侧壁和所述沟槽底部的厚度是均匀的。
4.根据权利要求1所述的方法，其特征在于，形成接触槽之后，所述方法还包括：
5.根据权利要求1所述的方法，其特征在于，所述在第一内介质层、栅极层和栅极氧化层与体区对应的位置形成沟槽，包括：
6.根据权利要求1所述的方法，其特征在于，所述去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层，包括采用干法刻蚀工艺去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层。
7.根据权利要求1所述的方法，其特征在于，所述在体区中形成源区，包括经由所述体区表面通过离子注入工艺形成所述源区。
8.根据权利要求1所述的方法，...
【专利技术属性】
技术研发人员：田俊，付振，张泉，肖超，尹强，张文敏，王悦，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。