存储器控制器及快闪存储器的存取方法技术

本发明专利技术涉及一种存储器控制器及快闪存储器的存取方法。其中该存储器控制器所执行的低密度同位元查核(LDPC)解码流程系依序包括初始阶段、解码阶段及输出阶段。该存储器控制器包括：一变数节点单元以及一检查节点单元。在初始阶段，变数节点单元执行：从一通道值存储器取得从一快闪存储器所读取的通道值；将通道值传送至检查节点单元以计算出征状值；以及因应于征状值不为0，将变数节点存储器中的多个项目之每一者对应的暂存器的数值设定为0，并进入解码阶段。

【技术实现步骤摘要】

本专利技术有关于数据存取，特别是有关于一种存储器控制器及快闪存储器的存取方法。

技术介绍

1、随着半导体技术的进步，低密度同位元检查(low-density parity-check，ldpc)码在近年来已可用超大型集成(very-large-scale integration，vlsi)电路所实现，且广泛应用于数位通讯领域(例如包括无线通讯及光纤通讯)以及数据传输领域(例如用于数据储存装置，如快闪存储器、固态硬碟)以做为错误更正码(error correction code，ecc)。

2、低密度同位元检查解码器使用具有同位元(parity bit)的线性错误校正码来进行解码，其中同位元会提供用以验证接收到的码字(codeword)的同位元方程序给ldpc解码器。举例来说，低密度同位元查核码可为一具有固定长度的二进位码，其中所有的符元(symbol)相加会等于零。

3、在数据的编码过程中，所有的数据位元会被重复执行并且被传送至对应的编码器，其中每个编码器会产生一同位符元(parity symbol)。码字由k个讯息位元(infor本文档来自技高网...

【技术保护点】

1.一种存储器控制器，其中该存储器控制器所执行的低密度同位元查核(low densityparity-check，LDPC)解码流程依序包括一初始阶段、一解码阶段及一输出阶段，该存储器控制器包括：

2.如权利要求1所述的存储器控制器，其特征在于，在该解码阶段，该变数节点单元不从该通道值存储器取得从该快闪存储器所读取的该通道值。

3.如权利要求1所述的存储器控制器，其特征在于，在该解码阶段，于每次LDPC解码迭代的期间，该变数节点单元执行：

4.如权利要求3所述的存储器控制器，其特征在于，在该解码阶段，于每次LDPC解码迭代的期间：</p>

5.如权...

【技术特征摘要】

1.一种存储器控制器，其中该存储器控制器所执行的低密度同位元查核(low densityparity-check，ldpc)解码流程依序包括一初始阶段、一解码阶段及一输出阶段，该存储器控制器包括：

2.如权利要求1所述的存储器控制器，其特征在于，在该解码阶段，该变数节点单元不从该通道值存储器取得从该快闪存储器所读取的该通道值。

3.如权利要求1所述的存储器控制器，其特征在于，在该解码阶段，于每次ldpc解码迭代的期间，该变数节点单元执行：

4.如权利要求3所述的存储器控制器，其特征在于，在该解码阶段，于每次ldpc解码迭代的期间：

5.如权利要求1所述的存储器控制器，其特征在于，在该解码阶段，因应于该变数节点单元判断该征状值等于0或迭代次数已达到一上限值，该变数节点单元结束该解码阶段并进入该输出阶段。

6.如权利要求1所述的存储器控制器，其特征在于，在该输出阶段，该存储器控制器将该变数节点存储器所储存的该更新码字输出为一变数节点符号值，并将该变数节点符号值设定为一误差值，

7.如权利要求6所述的存储器控制器，其特征在于，因应于该解码结果的特定位元在该变数节点存储器中相应的该...

【专利技术属性】
技术研发人员：郭轩豪，刘振宇，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：