System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
【国外来华专利技术】
本公开内容的实施方式大体涉及基板处理及基板处理设备。
技术介绍
1、金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effecttransistor;mosfet)为具有绝缘栅极的场效应晶体管(field-effect transistor;fet),其中电压决定装置的导电性。mosfet通常用于切换或放大信号。用所施加的电压量改变导电性的能力可用于放大或切换电子信号。具有平面结构的mosfet具有以下缺陷,即若额定电压上升,则漂移层变得更厚,增加了mosfet在工作期间的漏极与源极之间的电阻(导通电阻)。超级结型mosfet具有其中布置多个垂直pn结的非平面结构,该结构可降低导通电阻并且减少需要注入栅极电极以导通mosfet的电荷量,同时保持高电压。然而,随着多个垂直pn结的尺寸变小,在pn的p型区与n型区之间保持电荷平衡的同时,在无孔隙的情况下填充垂直pn结的沟槽变得困难。
2、因此,专利技术人在本文中已提供改良的半导体装置及形成改良的半导体装置的方法。
技术实现思路
1、本文提供了处理基板的实施方式。在一些实施方式中,一种处理基板的方法包括:经由第一外延生长工艺将n型掺杂硅材料沉积至基板上以形成n型掺杂层,同时调整掺杂剂前驱物与硅前驱物的比率,使得n型掺杂层的掺杂剂浓度从n型掺杂层的底部至n型掺杂层的顶部增加;蚀刻n型掺杂层以形成具有渐缩(tapered)侧壁的多个沟槽和其间的多个n型掺杂柱;以及经由第二外延生长工艺用
2、在一些实施方式中,一种非暂态计算机可读介质,当该计算机可读介质经由一或多个处理器执行时,执行处理基板的方法,该方法包括:经由第一外延生长工艺将n型掺杂硅材料沉积至基板上以形成n型掺杂层,同时调整掺杂剂前驱物与硅前驱物的比率,使得n型掺杂层的掺杂剂浓度从n型掺杂层的底部至n型掺杂层的顶部增加;蚀刻n型掺杂层以形成具有渐缩侧壁的多个沟槽和其间的多个n型掺杂柱;以及经由第二外延生长工艺用p型掺杂材料填充多个沟槽以形成多个p型掺杂柱。
3、在一些实施方式中,一种半导体装置包括:n型掺杂层,其中该n型掺杂层具有从n型掺杂层的底部至n型掺杂层的顶部增加的掺杂剂浓度,并且其中该n型掺杂层包括多个沟槽,这些沟槽具有向内渐缩以在其间界定多个n型掺杂柱的侧壁;及多个p型掺杂柱,设置在多个沟槽的对应沟槽中。
4、本公开内容的其他及进一步实施方式描述如下。
本文档来自技高网...【技术保护点】
1.一种处理基板的方法,包含:
2.如权利要求1所述的方法,进一步包含:
3.如权利要求1所述的方法,其中所述n型掺杂层为约30至约50微米厚。
4.如权利要求1所述的方法,其中所述n型掺杂层掺杂有磷或砷。
5.如权利要求1所述的方法,其中所述p型掺杂材料包含掺杂有硼、铝或镓的硅或碳化硅。
6.如权利要求1至5中任一项所述的方法,其中所述掺杂剂浓度包含在所述n型掺杂层的底部处的每立方厘米约5e15至约8e15的第一掺杂剂浓度,以及在所述n型掺杂层的顶部处的每立方厘米约1e16至约2e16的第二掺杂剂浓度。
7.如权利要求1至5中任一项所述的方法,其中蚀刻所述n型掺杂层的步骤包含:形成多个沟槽,所述多个沟槽具有大体上垂直的上侧壁和渐缩的下侧壁。
8.如权利要求1至5中任一项所述的方法,进一步包含:在蚀刻所述n型掺杂层以形成多个沟槽之前于所述n型掺杂层上沉积氧化物硬掩模。
9.如权利要求1至5中任一项所述的方法,其中所述多个p型掺杂柱具有约0.5至约1.5微米的底部宽度和约1.0至约2.0
10.一种非暂态计算机可读介质,当经由一或多个处理器执行时,进行如权利要求1至5中任一项所述的方法。
11.如权利要求10所述的非暂态计算机可读介质,其中所述掺杂剂浓度包含在所述n型掺杂层的底部处的每立方厘米约5e15至约8e15的第一掺杂剂浓度,以及在所述n型掺杂层的顶部处的每立方厘米约1e16至约2e16的第二掺杂剂浓度。
12.如权利要求10所述的非暂态计算机可读介质,其中蚀刻所述n型掺杂层的步骤包含:形成多个沟槽,所述多个沟槽具有大体上垂直的上侧壁和向内渐缩的下侧壁。
13.如权利要求10所述的非暂态计算机可读介质,进一步包含:在蚀刻所述n型掺杂层以形成所述多个沟槽之前于所述n型掺杂层上沉积氧化物硬掩模。
14.如权利要求10所述的非暂态计算机可读介质,其中所述多个p型掺杂柱具有约0.5至约1.5微米的底部宽度和约1.0至约2.0微米的顶部宽度。
15.一种半导体装置,包含:
16.如权利要求15所述的半导体装置,其中所述多个沟槽的所述侧壁包括大体上垂直的上侧壁和向内渐缩的下侧壁。
17.如权利要求15所述的半导体装置,其中所述多个沟槽的所述侧壁从所述多个沟槽的顶部至所述多个沟槽的底部连续渐缩。
18.如权利要求15至17中任一项所述的半导体装置,其中所述多个p型掺杂柱具有大体上均匀的掺杂剂浓度。
19.如权利要求15至17中任一项所述的半导体装置,进一步包含:
20.如权利要求19所述的半导体装置,进一步包含:
...【技术特征摘要】
【国外来华专利技术】
1.一种处理基板的方法,包含:
2.如权利要求1所述的方法,进一步包含:
3.如权利要求1所述的方法,其中所述n型掺杂层为约30至约50微米厚。
4.如权利要求1所述的方法,其中所述n型掺杂层掺杂有磷或砷。
5.如权利要求1所述的方法,其中所述p型掺杂材料包含掺杂有硼、铝或镓的硅或碳化硅。
6.如权利要求1至5中任一项所述的方法,其中所述掺杂剂浓度包含在所述n型掺杂层的底部处的每立方厘米约5e15至约8e15的第一掺杂剂浓度,以及在所述n型掺杂层的顶部处的每立方厘米约1e16至约2e16的第二掺杂剂浓度。
7.如权利要求1至5中任一项所述的方法,其中蚀刻所述n型掺杂层的步骤包含:形成多个沟槽,所述多个沟槽具有大体上垂直的上侧壁和渐缩的下侧壁。
8.如权利要求1至5中任一项所述的方法,进一步包含:在蚀刻所述n型掺杂层以形成多个沟槽之前于所述n型掺杂层上沉积氧化物硬掩模。
9.如权利要求1至5中任一项所述的方法,其中所述多个p型掺杂柱具有约0.5至约1.5微米的底部宽度和约1.0至约2.0微米的顶部宽度。
10.一种非暂态计算机可读介质,当经由一或多个处理器执行时,进行如权利要求1至5中任一项所述的方法。
11.如权利要求10所述的非暂态计算机可读介质,其中所...
【专利技术属性】
技术研发人员:阿希什·派欧,郑毅,埃尔·迈赫迪·巴齐兹,
申请(专利权)人:应用材料公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。