【技术实现步骤摘要】
本专利技术涉及采样数据领域，特别涉及一种基于fpga中serdes的4倍过采样的数据恢复方法。
技术介绍
1、gpon(gigabit capable passive optical network，吉比特无源光网络)应用中，满足新标准和产品及时面市的要求非常的重要，但是更需要降低系统成本和功耗。在gpon环境中，bcdr(burst clock data recovery，突发时钟数据恢复)是关键的olt(opticalline termination，光线路终端)组件，它的效率直接影响gpon线路的上行效率。目前bcdr接收数据的方案是基于fpga(field programmable gate array，现场可编程逻辑门阵列)中serdes的过采样方案。对如何从serdes输出的并行数据中恢复出正确的码流，现有的方法是检测前导码相位，通过前导码相位使数字锁相环跟踪serdes输出的并行数据相位，从而恢复出正确的码流。
2、现有的基于fpga中的serdes实现bcdr接收数据的方案会占用较多fpga资源，不适用于低成本fpga的gpon系统开发应用。因此，在低成本fpga中实现bcdr是目前需要解决的技术问题。
技术实现思路
1、本专利技术要解决的技术问题，在于提供一种基于fpga中serdes的4倍过采样的数据恢复方法，能够适用于低成本fpga开发gpon系统，在符合gpon规范的前提下，实现低成本高性能bcdr，达到降低系统成本和功耗目的。
2、
3、所述4倍过采样电路单元由fpga中serdesrx端实现，将serdes rx端配置cdr锁定到参考时钟模式，然后serdesrx端用4倍于输入数据的速率采样输入的1bit串行数据，把采样的数据转成32bit的并行数据，之后输出；
4、所述输入处理单元对所述4倍过采样电路单元输出的32bit并行数据进行处理，得到边沿数据以及对应位置数据，之后输出；
5、所述采样位置判决单元接收所述输入处理单元输出的边沿数据以及对应位置数据，根据边沿数据选择采样点，并输出被选择的采样点数据；
6、所述输出处理单元接接收所述采样点数据，根据采样点数据获取有效数据，并进行缓存，根据设定需求，输出设定长度的有效数据。
7、本专利技术实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
8、本专利技术公开了一种基于fpga中serdes的4倍过采样的数据恢复实现方法，能够适用于低成本fpga开发gpon系统，在符合gpon规范的前提下，实现低成本高性能bcdr，达到降低系统成本和功耗目的，具体表现如下：
9、(1)目前bcdr接收数据的方案是基于fpga(fieldprogrammablegate array，现场可编程逻辑门阵列)中serdes的过采样方案。对如何从serdes输出的并行数据中恢复出正确的码流，现有的方法是检测前导码相位，通过前导码相位使数字锁相环跟踪serdes输出的并行数据相位，从而恢复出正确的码流。本专利技术无需检测前导码相位、没有使用数字锁相环，而是通过对过采样数据进行边沿检测，根据过采样数据的边沿信息以及边沿位置的变化信息动态地选择最佳的采样点，节省了fpga的逻辑资源消耗和系统功耗。
10、(2)现有的方法至少需要5倍过采样，在低成本fpga中开发gpon系统无法满足pon口下行数据、上行数据共用一个serdespll资源，从而需要更多的serdespll资源，导致系统成本和系统功耗增加；本专利技术采用4倍过采样，在低成本fpga中开发gpon系统能够满足pon口下行数据、上行数据共用一个serdespll资源，减少serdes模块pll资源使用，进一步降低系统成本和系统功耗。
11、上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
本文档来自技高网...【技术保护点】
1.一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，包括：4倍过采样电路单元、输入处理单元、采样判决单元以及输出处理单元；
2.根据权利要求1所述的一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，
3.根据权利要求2所述的一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，所述滤波处理包括5点滤波以及3点均值滤波；
4.根据权利要求2所述的一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，所述采样位置判决单元接收所述输入处理单元输出的32bit边沿数据以及32bit对应位置数据，根据32bit边沿数据选择所需的采样点，并输出被选择的采样点数据。
5.根据权利要求2所述的一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，所述采样位置判决单元进一步具体为：当拍并行数据最晚到来的边沿信息及频偏补偿处理模块、8个采样判决及频偏补偿模块、流水寄存器模块、第一寄存器模块、第二寄存器模块、第一输出处理模块以及第二输出处理模块；
6.根
7.根据权利要求6所述的一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，所述当拍并行数据最晚到来的边沿信息及频偏补偿处理模块接收所述输入处理单元输出的32bit边沿数据edge_info[31:0]，根据edge_info[31:0]输出next_data_index_bypass_out和next_data_index_out[1:0]，该输出数据被所述采样位置判决单元中所述第1级流水线的第一个采样判决及频偏补偿使用；所述当拍并行数据最晚到来的边沿信息及频偏补偿处理模块，包括：8个相位补偿子模块以及寄存器子模块，所述8个相位补偿子模块以及寄存器子模块依次连接；
8.根据权利要求5所述的一种基于FPGA中SERDES的4倍过采样的数据恢复方法，其特征在于，所述输出处理单元，用于接收所述采样位置判决单元输出的数据sam_v0[3:0]、sam0[7:0]、sam_v1[3:0]、sam1[7:0]；采用32位移位寄存器，每次输出16bit有效数据，根据sam_v0[3:0]和sam_v1[3:0]从sam0[7:0]和sam1[7:0]中获取有效数据，并用32bit移位寄存器进行移位寄存，当移位寄存的有效数据大于等于16bit时，输出最先有效的16bit数据，同时移位寄存器中有效数据减少16bit。
...【技术特征摘要】
1.一种基于fpga中serdes的4倍过采样的数据恢复方法，其特征在于，包括：4倍过采样电路单元、输入处理单元、采样判决单元以及输出处理单元；
2.根据权利要求1所述的一种基于fpga中serdes的4倍过采样的数据恢复方法，其特征在于，
3.根据权利要求2所述的一种基于fpga中serdes的4倍过采样的数据恢复方法，其特征在于，所述滤波处理包括5点滤波以及3点均值滤波；
4.根据权利要求2所述的一种基于fpga中serdes的4倍过采样的数据恢复方法，其特征在于，所述采样位置判决单元接收所述输入处理单元输出的32bit边沿数据以及32bit对应位置数据，根据32bit边沿数据选择所需的采样点，并输出被选择的采样点数据。
5.根据权利要求2所述的一种基于fpga中serdes的4倍过采样的数据恢复方法，其特征在于，所述采样位置判决单元进一步具体为：当拍并行数据最晚到来的边沿信息及频偏补偿处理模块、8个采样判决及频偏补偿模块、流水寄存器模块、第一寄存器模块、第二寄存器模块、第一输出处理模块以及第二输出处理模块；
6.根据权利要求5所述的一种基于fpga中serdes的4倍过采样的数据恢复方法，其特征在于，所述采样判决及频偏补偿模块有四个输入信息，分别为edge_info[3:0]、next_data_index_bypass_in、next_data_index_in[1:0]、data_info[3:0]；所述采样判决及频偏补偿模块有四个输出信息，分别为next_data_ind...
【专利技术属性】
技术研发人员：陈锦辉，陈玉龙，罗海斌，林明星，
申请(专利权)人：福建星网智慧科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。