基于JTAG验证数字电路的方法、FPGA、设备及存储介质技术

本申请公开了一种基于JTAG验证数字电路的方法、FPGA、设备及存储介质，通过现场可编程逻辑门阵列FPGA上的JTAG接口接收JTAG数据包；在所述JTAG接口连接的JTAG顶层接口的第一输入接口和第一输出接口之间连接所述FPGA的第一数据寄存器的情况下，通过JTAG顶层接口将所述JTAG数据包发送至所述第一数据寄存器，所述第一数据寄存器中集成有转换组件，所述转换组件用于连通所述JTAG顶层接口和所述FPGA上集成的目标处理器的测试接入端口TAP；通过所述第一数据寄存器中集成的转换组件将所述JTAG数据包发送至所述目标处理器的TAP，以对所述目标处理器的数字电路进行调试。

【技术实现步骤摘要】

本申请涉及终端，涉及但不限于一种基于联合测试工作组(joint testaction group，jtag)验证数字电路的方法、现场可编程门阵列(field programmable gatearray，fpga)、设备及存储介质。

技术介绍

1、随着专用集成电路(application specific integrated circuits，asic)芯片的复杂度和集成度的不断提高，中央处理器(central processing unit，cpu)集成在fpga上。相关技术中，fpga提供有jtag接口，用于对fpga的数字电路进行调试，对于cpu，cpu的jtag顶层接口接到fpga的用户自定义输入/输出接口(i/o接口)上，以通过用户自定义i/o接口对fpga上集成的cpu的数字电路进行调试。这种情况下，需要占用额外的i/o接口资源来满足cpu的调试需求。

技术实现思路

1、本申请实施例提供一种基于jtag验证数字电路的方法、设备及存储介质，能够复用同一接口对不同的器件进行调试。

2、本本文档来自技高网...

【技术保护点】

1.一种基于联合测试工作组JTAG验证数字电路的方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

4.根据权利要求1所述的方法，其特征在于，所述通过所述第一数据寄存器中集成的转换组件将所述JTAG数据包发送至所述目标处理器中的TAP，包括：

5.根据权利要求4所述的方法，其特征在于，所述通过所述转换组件对所述JTAG数据包进行转换，得到所述JTAG数据包所包括的调试序列，包括：

6.根据权利要求5所述的方法，其特征在于，通过所...

【技术特征摘要】

1.一种基于联合测试工作组jtag验证数字电路的方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

4.根据权利要求1所述的方法，其特征在于，所述通过所述第一数据寄存器中集成的转换组件将所述jtag数据包发送至所述目标处理器中的tap，包括：

5.根据权利要求4所述的方法，其特征在于，所述通过所述转换组件对所述jtag数据包进行转换，得到所述jtag数据包所包括的调试序列，包括：

6.根据权利要求5所述的方法，其特征在于，通过所述转换组件将所述调试序列发送至所述目标处理器中的tap中的目标寄存器，包括：

7.根据权利要求5所述的方法，其特征在于，通过所述转换组件将所述调试序列发送至所述目标处理器中的tap中的目标寄存器，包括：

8.根据权利要...

【专利技术属性】
技术研发人员：姚炜健，首南青，崔伟青，马博，樊俊锋，刘峰，罗鹏，陈强，
申请(专利权)人：深圳市纽创信安科技开发有限公司，
类型：发明
国别省市：