【技术实现步骤摘要】
本申请涉及终端，涉及但不限于一种基于联合测试工作组(joint testaction group，jtag)验证数字电路的方法、现场可编程门阵列(field programmable gatearray，fpga)、设备及存储介质。
技术介绍
1、随着专用集成电路(application specific integrated circuits，asic)芯片的复杂度和集成度的不断提高，中央处理器(central processing unit，cpu)集成在fpga上。相关技术中，fpga提供有jtag接口，用于对fpga的数字电路进行调试，对于cpu，cpu的jtag顶层接口接到fpga的用户自定义输入/输出接口(i/o接口)上，以通过用户自定义i/o接口对fpga上集成的cpu的数字电路进行调试。这种情况下，需要占用额外的i/o接口资源来满足cpu的调试需求。
技术实现思路
1、本申请实施例提供一种基于jtag验证数字电路的方法、设备及存储介质，能够复用同一接口对不同的器件进行调试。
2、本申请实施例的技术方案是这样实现的：
3、第一方面，本申请实施例提供一种基于jtag验证数字电路的方法，所述方法包括：
4、通过fpga上的jtag接口接收jtag数据包；
5、在所述jtag接口连接的jtag顶层接口的第一输入接口和第一输出接口之间连接所述fpga的第一数据寄存器的情况下，通过jtag顶层接口将所述jtag数据包发送至所述第一
6、通过所述第一数据寄存器中集成的转换组件将所述jtag数据包发送至所述目标处理器的tap，以对所述目标处理器的数字电路进行调试。
7、第二方面，本申请实施例提供一种fpga，所述fpga上设置有：jtag接口、与所述jtag接口连接的jtag顶层接口、第一数据寄存器，所述fpga上集成有目标处理器，所述第一数据寄存器中集成有转换组件，所述转换组件用于连通所述jtag顶层接口和所述fpga上集成的目标处理器的测试接入端口tap；
8、所述jtag接口，用于接收jtag数据包，并将所述jtag数据包发送至所述jtag顶层接口；
9、所述jtag顶层接口，用于在所述jtag顶层接口的第一输入接口和第一输出接口之间连接所述fpga的第一数据寄存器的情况下，将所述jtag数据包发送至所述第一数据寄存器，所述第一数据寄存器中集成有转换组件，所述转换组件用于连通所述jtag顶层接口和所述fpga上集成的目标处理器的测试接入端口tap；
10、所述第一数据寄存器中的转换组件，用于将所述jtag数据包发送至所述目标处理器的tap，以对所述目标处理器的数字电路进行调试。
11、第三方面，本申请实施例提供一种电子设备，包括：
12、接收模块，配置为通过现场可编程逻辑门阵列fpga上的jtag接口接收jtag数据包；
13、第一控制模块，配置为在所述jtag顶层接口的第一输入接口和第一输出接口之间连接所述fpga的第一数据寄存器的情况下，通过所述jtag顶层接口将所述jtag数据包发送至所述第一数据寄存器，所述第一数据寄存器中集成有转换组件，所述转换组件用于连通所述jtag顶层接口和所述fpga上集成的目标处理器的测试接入端口tap；
14、所述第一控制模块，还配置为在所述jtag顶层接口的第一输入接口和第一输出接口之间连接所述fpga的第一数据寄存器的情况下，通过所述第一数据寄存器中集成的转换组件将所述jtag数据包发送至所述目标处理器中的tap，以对所述目标处理器的数字电路进行调试。
15、第四方面，本申请实施例提供一种电子设备，包括：存储器、处理器、fpga，及存储在存储器上并可在处理器上运行的计算机程序，所述处理器运行所述计算机程序时，实现上述基于jtag验证数字电路的方法中的步骤。
16、第五方面，本申请实施例提供一种计算机可读存储介质，即存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，实现上述基于jtag验证数字电路的方法。
17、本申请实施例提供的基于jtag验证数字电路的方法、fpga、设备及存储介质，通过fpga上的jtag接口接收的jtag数据包，能够通过第一数据寄存器中的转换组件发送至fpga上集成的目标处理器的tap中，以对目标处理器进行调试；从而实现fpga上的jtag接口的复用，能为fpga的目标处理器以外的其他外设提供一部分接口资源，尽可能地降低生产成本。
本文档来自技高网...【技术保护点】
1.一种基于联合测试工作组JTAG验证数字电路的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述通过所述第一数据寄存器中集成的转换组件将所述JTAG数据包发送至所述目标处理器中的TAP，包括：
5.根据权利要求4所述的方法，其特征在于，所述通过所述转换组件对所述JTAG数据包进行转换，得到所述JTAG数据包所包括的调试序列，包括：
6.根据权利要求5所述的方法，其特征在于，通过所述转换组件将所述调试序列发送至所述目标处理器中的TAP中的目标寄存器，包括：
7.根据权利要求5所述的方法，其特征在于，通过所述转换组件将所述调试序列发送至所述目标处理器中的TAP中的目标寄存器，包括：
8.根据权利要求5所述的方法，其特征在于，所述方法还包括：
9.一种现场可编程门阵列FPGA，其特征在于，所述FPGA上设置有：联合测试工作组JTAG接口、与所
10.一种电子设备，其特征在于，所述电子设备包括：
11.一种电子设备，其特征在于，所述电子设备包括：存储器、处理器、FPGA，及存储在存储器上并可在处理器上运行的计算机程序，所述处理器运行所述计算机程序时，实现权利要求1至7任一项所述基于JTAG验证数字电路的方法中的步骤。
12.一种存储介质，存储有可执行程序，其特征在于，所述可执行程序被处理器执行时，实现权利要求1至7中任一项所述的基于JTAG验证数字电路的方法。
...【技术特征摘要】
1.一种基于联合测试工作组jtag验证数字电路的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述通过所述第一数据寄存器中集成的转换组件将所述jtag数据包发送至所述目标处理器中的tap，包括：
5.根据权利要求4所述的方法，其特征在于，所述通过所述转换组件对所述jtag数据包进行转换，得到所述jtag数据包所包括的调试序列，包括：
6.根据权利要求5所述的方法，其特征在于，通过所述转换组件将所述调试序列发送至所述目标处理器中的tap中的目标寄存器，包括：
7.根据权利要求5所述的方法，其特征在于，通过所述转换组件将所述调试序列发送至所述目标处理器中的tap中的目标寄存器，包括：
8.根据权利要...
【专利技术属性】
技术研发人员：姚炜健，首南青，崔伟青，马博，樊俊锋，刘峰，罗鹏，陈强，
申请(专利权)人：深圳市纽创信安科技开发有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。