System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及合路电路供电领域,尤其涉及一种合路电路的供电电路的结构。
技术介绍
1、传统的合路电路可以由基于以太网的(power over ethernet,poe)输出供电及直流(direct current,dc)输出供电,dc输出供电可以维持电路中形成稳恒电流,poe输出供电是指以太网传输数据信号的同时,还能为设备提供直流供电。
2、然而,如果poe输出过压,则将对后端的电路造成损害。
技术实现思路
1、本专利技术提供一种合路电路的供电电路的结构,用低成本光耦、二极管、电阻搭配的分立元件,实现了poe及dc port合路(dc优先输出)及poe输出过压保护电路的目的。
2、本专利技术提供一种合路电路的供电电路的结构,
3、所述电路为poe port单独供电时,poe输出电压为后端负载供电;
4、所述电路为dc port单独供电时,dc输出电压为后端负载供电;
5、所述电路为poe port和dc port同时供电时,dc输出电压为后端负载供电。
6、本专利技术的一实施例中,所述poe port单独供电为42至57v,所述poe输出电压12v为后端负载供电。
7、本专利技术的一实施例中,所述dc port单独供电为12v,所述dc输出电压12v为后端负载供电。
8、本专利技术的一实施例中,所述电路为poe port和dc port同时供电时,拉低det脚电压,关闭poe电路的mp8
9、本专利技术的一实施例中,所述电路为poe port和dc port同时供电时,所述dc输出电压通过第一电阻和第二电阻分压后,导通第一光耦的第一输入端的内部发光二极管。
10、本专利技术的一实施例中,在导通所述第一光耦的所述第一输入端的所述内部发光二极管的情况下,触发所述第一光耦的第一输出端导通,导通后所述第一输出端的压降为0.2v。
11、本专利技术的一实施例中,所述电路为poe port和dc port同时供电时,在所述poe输出过压的情况下,所述poe输出导通第一二极管与第一稳压二极管,导通第一光耦的第一输入端的内部发光二极管。
12、本专利技术的一实施例中,在导通所述第一光耦的所述第一输入端的所述内部发光二极管的情况下,触发所述第一光耦的所述第一输出端导通,导通后所述第一输出端的压降为0.2v。
13、本专利技术的一实施例中,在所述第一光耦的所述第一输出端压降为0.2v的情况下,通过所述第三电阻与第四电阻连接所述poe电路的pwm芯片mp8x的所述det脚,拉低所述det脚电压。
14、本专利技术的一实施例中,所述poe输出过压为所述poe的输出大于或等于16.9v。
15、本专利技术实施例提供的一种合路电路的供电电路的结构,用低成本光耦、二极管、电阻搭配的分立元件,实现了poe及dc port合路(dc优先输出)及poe输出过压保护电路的目的。
本文档来自技高网...【技术保护点】
1.一种合路电路的供电电路的结构,其特征在于:
2.根据权利要求1所述的一种合路电路的供电电路的结构,其特征在于,所述POE port单独供电为42至57V,所述POE输出电压12V为后端负载供电。
3.根据权利要求1所述的一种合路电路的供电电路的结构,其特征在于,所述DC port单独供电为12V,所述DC输出电压12V为后端负载供电。
4.根据权利要求1所述的一种合路电路的供电电路的结构,其特征在于,所述电路为POE port和DC port同时供电时,拉低DET脚电压,关闭POE电路的MP8X芯片的输出,使得POE输出电压不为后端负载供电,DC输出电压为后端负载供电。
5.根据权利要求4所述的一种合路电路的供电电路的结构,其特征在于,所述电路为POE port和DC port同时供电时,所述DC输出电压通过第一电阻和第二电阻分压后,导通第一光耦的第一输入端的内部发光二极管。
6.根据权利要求5所述的一种合路电路的供电电路的结构,其特征在于,在导通所述第一光耦的所述第一输入端的所述内部发光二极管的情况下,触发所述第一
7.根据权利要求4所述的一种合路电路的供电电路的结构,其特征在于,所述电路为POE port和DC port同时供电时,在所述POE输出过压的情况下,所述POE输出导通第一二极管与第一稳压二极管,导通第一光耦的第一输入端的内部发光二极管。
8.根据权利要求7所述的一种合路电路的供电电路的结构,其特征在于,在导通所述第一光耦的所述第一输入端的所述内部发光二极管的情况下,触发所述第一光耦的所述第一输出端导通,导通后所述第一输出端的压降为0.2V。
9.根据权利要求6或9所述的一种合路电路的供电电路的结构,其特征在于,在所述第一光耦的所述第一输出端压降为0.2V的情况下,通过所述第三电阻与第四电阻连接所述POE电路的PWM芯片MP8X的所述DET脚,拉低所述DET脚电压。
10.根据权利要求7所述的一种合路电路的供电电路的结构,其特征在于,所述POE输出过压为所述POE的输出大于或等于16.9V。
...【技术特征摘要】
1.一种合路电路的供电电路的结构,其特征在于:
2.根据权利要求1所述的一种合路电路的供电电路的结构,其特征在于,所述poe port单独供电为42至57v,所述poe输出电压12v为后端负载供电。
3.根据权利要求1所述的一种合路电路的供电电路的结构,其特征在于,所述dc port单独供电为12v,所述dc输出电压12v为后端负载供电。
4.根据权利要求1所述的一种合路电路的供电电路的结构,其特征在于,所述电路为poe port和dc port同时供电时,拉低det脚电压,关闭poe电路的mp8x芯片的输出,使得poe输出电压不为后端负载供电,dc输出电压为后端负载供电。
5.根据权利要求4所述的一种合路电路的供电电路的结构,其特征在于,所述电路为poe port和dc port同时供电时,所述dc输出电压通过第一电阻和第二电阻分压后,导通第一光耦的第一输入端的内部发光二极管。
6.根据权利要求5所述的一种合路电路的供电电路的结构,其特征在于,在导通所述第一光耦的所述第一输入端的...
【专利技术属性】
技术研发人员:徐思龙,
申请(专利权)人:上海剑桥科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。