System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 存储元件用半导体基板的蚀刻组合物和使用其的存储元件用半导体基板的制造方法技术_技高网

存储元件用半导体基板的蚀刻组合物和使用其的存储元件用半导体基板的制造方法技术

技术编号:40462049 阅读:11 留言:0更新日期:2024-02-22 23:16
提供一种存储元件用半导体基板的蚀刻组合物,其能够提供具有改善的性能的存储元件用半导体基板。一种存储元件用半导体基板的蚀刻组合物,其包含(A)氧化剂、(B)氟化合物、和(C)金属钨防腐剂,前述(C)金属钨防腐剂包含选自由下述式(1)所示的铵盐和具有碳数14~30的烷基的杂芳基盐组成的组中的至少一种。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术涉及一种存储元件用半导体基板的蚀刻组合物和使用其的存储元件用半导体基板的制造方法


技术介绍

1、近年来,越来越要求存储元件的进一步小型化、高功能化,正在推进半导体基板的微细化、三维集成化等技术开发。

2、在能够实现这样的存储元件的小型化、高功能化的半导体基板中,适宜使用金属钨作为其材料。金属钨能够通过cvd(化学气相沉积)成膜,具有不易引起电迁移、电阻低、耐热性高这样的特征。因此,金属钨在dram等存储元件中被用于嵌入字线等。

3、已知上述嵌入字线例如能够通过以下的方法来制造。即,在具有通过蚀刻形成的凹部的硅基板上依次制出二氧化硅膜、包含钛和/或钛合金的含钛膜(阻挡膜)、金属钨膜。接着,通过cmp(化学机械研磨)进行平坦化,进而通过干式蚀刻等选择性地蚀刻含钛膜和金属钨膜、或金属钨膜(也可以省略cmp)。之后,通过选择性地蚀刻含钛膜来制造存储元件的嵌入字线(非专利文献1)。

4、如此,在存储元件用半导体基板的制造方法中,包括在不对金属钨造成损伤下选择性地去除钛、钛合金的工序(钛/钛合金的选择性蚀刻工序)。因此,在使用金属钨制造小型且高功能的存储元件时,需要不蚀刻金属钨而对钛/钛合金进行蚀刻(ti/w蚀刻选择比高)的蚀刻组合物。

5、现有技术文献

6、非专利文献

7、非专利文献1:spcc 2019technical program,"wet etchant for dram word-line titanium nitride recess with selectivity to tungsten",wilson et al.,[https://www.linx-consulting.com/wp-content/uploads/2019/04/03-15-w_yeh-dupont-wet_etchant_for_dram_word_line_tin_recess_with_selectivity_to_w.pdf]


技术实现思路

1、专利技术要解决的问题

2、然而发现,即使想要使用以往的蚀刻组合物来制造使用金属钨作为材料的存储元件用半导体基板,有时也无法得到期望性能的存储元件。

3、因此,本专利技术提供一种蚀刻组合物,其能够提供具有改善的性能的存储元件用半导体基板。

4、用于解决问题的方案

5、本专利技术提供例如以下的蚀刻组合物。

6、[1]一种存储元件用半导体基板的蚀刻组合物,其包含(a)氧化剂、(b)氟化合物、和(c)金属钨防腐剂,

7、前述(c)金属钨防腐剂包含选自由下述式(1)所示的铵盐和具有碳数14~30的取代或者非取代烷基的杂芳基盐组成的组中的至少一种。

8、

9、(上述式(1)中,

10、r1为碳数14~30的取代或者非取代烷基、碳数14~30的取代或者非取代烷基(多)杂亚烷基、或碳数14~30的取代或者非取代芳基(多)杂亚烷基,

11、r2各自独立地为碳数1~30的取代或者非取代烷基、或碳数6~30的取代或者非取代芳基,

12、x为卤化物离子、氢氧化物离子、有机磺酸根离子、四氟硼酸根阴离子、或六氟磷酸根阴离子。)

13、[2]根据上述[1]所述的存储元件用半导体基板的蚀刻组合物,其中,前述r1为碳数14~30的取代或者非取代烷基(多)杂亚烷基、或碳数14~30的取代或者非取代芳基(多)杂亚烷基。

14、[3]根据上述[2]所述的存储元件用半导体基板的蚀刻组合物,其中,前述r1为碳数14~20的取代或非取代芳基(多)杂亚烷基。

15、[4]根据上述[1]~[3]中任一项所述的存储元件用半导体基板的蚀刻组合物,其表面张力为50mn/m以下。

16、[5]根据上述[1]~[4]中任一项所述的存储元件用半导体基板的蚀刻组合物,其进一步包含(d)ph调整剂。

17、[6]根据上述[1]~[5]中任一项所述的存储元件用半导体基板的蚀刻组合物,其ph为0.1~5.0。

18、[7]根据上述[1]~[6]中任一项所述的存储元件用半导体基板的蚀刻组合物,其进一步包含(e)有机溶剂。

19、[8]根据上述[7]所述的存储元件用半导体基板的蚀刻组合物,其中,前述(e)有机溶剂为醇。

20、[9]一种存储元件用半导体基板的制造方法,其包括如下工序:

21、使具有含钛膜和金属钨膜的半导体基板与上述[1]~[8]中任一项所述的存储元件用半导体基板的蚀刻组合物接触,将前述含钛膜的至少一部分去除的工序,所述含钛膜包含钛和钛合金中的至少一种。

22、专利技术的效果

23、根据本专利技术,提供一种存储元件用半导体基板的蚀刻组合物,其能够提供具有改善的性能的存储元件用半导体基板。

本文档来自技高网...

【技术保护点】

1.一种存储元件用半导体基板的蚀刻组合物,其包含(A)氧化剂、(B)氟化合物、和(C)金属钨防腐剂,

2.根据权利要求1所述的存储元件用半导体基板的蚀刻组合物,其中,所述R1为碳数14~30的取代或者非取代烷基(多)杂亚烷基、或碳数14~30的取代或者非取代芳基(多)杂亚烷基。

3.根据权利要求2所述的存储元件用半导体基板的蚀刻组合物,其中,所述R1为碳数14~20的取代或非取代芳基(多)杂亚烷基。

4.根据权利要求1~3中任一项所述的存储元件用半导体基板的蚀刻组合物,其表面张力为50mN/m以下。

5.根据权利要求1~4中任一项所述的存储元件用半导体基板的蚀刻组合物,其进一步包含(D)pH调整剂。

6.根据权利要求1~5中任一项所述的存储元件用半导体基板的蚀刻组合物,其pH为0.1~5.0。

7.根据权利要求1~6中任一项所述的存储元件用半导体基板的蚀刻组合物,其进一步包含(E)有机溶剂。

8.根据权利要求7所述的存储元件用半导体基板的蚀刻组合物,其中,所述(E)有机溶剂为醇。

9.一种存储元件用半导体基板的制造方法,其包括如下工序:

...

【技术特征摘要】
【国外来华专利技术】

1.一种存储元件用半导体基板的蚀刻组合物,其包含(a)氧化剂、(b)氟化合物、和(c)金属钨防腐剂,

2.根据权利要求1所述的存储元件用半导体基板的蚀刻组合物,其中,所述r1为碳数14~30的取代或者非取代烷基(多)杂亚烷基、或碳数14~30的取代或者非取代芳基(多)杂亚烷基。

3.根据权利要求2所述的存储元件用半导体基板的蚀刻组合物,其中,所述r1为碳数14~20的取代或非取代芳基(多)杂亚烷基。

4.根据权利要求1~3中任一项所述的存储元件用半导体基板的蚀刻组合物,其表面张力为5...

【专利技术属性】
技术研发人员:尾家俊行安谷屋智幸杨智量王舶纮
申请(专利权)人:三菱瓦斯化学株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1