System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种氮化镓功率电子器件的制备方法及器件技术_技高网
当前位置: 首页 > 专利查询>深圳大学专利>正文

一种氮化镓功率电子器件的制备方法及器件技术

技术编号:40458511 阅读:11 留言:0更新日期:2024-02-22 23:14
本发明专利技术提供了一种氮化镓功率电子器件的制备方法及器件,制备方法包括:提供氮化镓单晶衬底;在氮化镓单晶衬底的底面制备插入层;其中,插入层包含具有金属性或半金属性的二维材料;在插入层远离氮化镓单晶衬底的一侧制备底部电极,以及在氮化镓单晶衬底的顶面制备顶部电极,得到氮化镓功率电子器件。由于采用具有金属性或半金属性的二维材料作为金属‑半导体接触界面的插入层,可以减小或消除界面处的费米钉扎带来的影响,减小肖特基势垒高度,使接触电阻更小,从而改善氮化镓器件的氮面的欧姆接触性能。

【技术实现步骤摘要】

本专利技术涉及半导体器件制备,尤其涉及一种氮化镓功率电子器件的制备方法及器件


技术介绍

1、氮化镓作为一种优良的半导体材料,具有宽带隙、高饱和漂移速度和较高的热导率等特点。其中,氮化镓导电型衬底具有广泛的应用前景,涵盖了高频电子器件、光电子器件、光电探测器、功率电子器件和太阳能电池等多个领域。

2、在相关技术中,金属-半导体界面的电学接触电阻是半导体行业的关键且亟需解决的问题,电学接触电阻的好坏对氮化镓电子器件最终性能有较大的影响。然而,氮化镓外延片的镓(ga)面和氮(n)面由于具有不同的表面性质,二者相比,n面具有更复杂的表面状态,这将导致其肖特基势垒高度(schottky barrier height,sbh)更高,而大的肖特基势垒高度(schottky barrier height,sbh)会严重阻碍电荷注入效率,从而降低制备的氮化镓器件的欧姆性能。


技术实现思路

1、本专利技术所要解决的技术问题在于提供一种氮化镓功率电子器件的制备方法及器件,旨在解决相关技术中氮化镓外延片的氮面的肖特基势垒高度较大的问题。

2、为解决上述技术问题,本专利技术第一方面提供了一种氮化镓功率电子器件的制备方法,包括:

3、提供氮化镓单晶衬底;

4、在所述氮化镓单晶衬底的底面制备插入层;其中,所述插入层包含具有金属性或半金属性的二维材料;

5、在所述插入层远离所述氮化镓单晶衬底的一侧制备底部电极,以及在所述氮化镓单晶衬底的顶面制备顶部电极,得到氮化镓功率电子器件。

6、可选地,所述在所述氮化镓单晶衬底的底面制备插入层的步骤,包括:

7、利用湿法转移将二维材料膜转移至所述氮化镓单晶衬底的底面以得到插入层。

8、可选地,所述利用湿法转移将二维材料膜转移至所述氮化镓单晶衬底的底面以得到插入层,包括:

9、在所述氮化镓单晶衬底上外延生长得到氮化镓外延片;

10、对所述氮化镓外延片进行预处理;

11、在长有二维材料膜的金属基体的表面旋涂pmma得到pmma膜;

12、加热所述金属基体使所述pmma膜固化;

13、将完成固化后的所述金属基体放入刻蚀溶液中刻蚀去除金属层,得到pmma-二维材料复合膜;

14、将所述pmma-二维材料复合膜烘干后置于所述氮化镓外延片的底面,在去除所述pmma膜后得到贴设于所述氮化镓外延片的底面的插入层。

15、可选地,所述二维材料包括金属性过渡金属硫族化合物、半金属性过渡金属硫族化合物、硼烯以及半金属性氯化物中的任一种。

16、可选地,所述插入层的厚度取值范围为0.5nm-10nm。

17、可选地,所述在所述插入层远离所述氮化镓单晶衬底的一侧制备底部电极的步骤,包括:

18、在所述插入层远离所述氮化镓单晶衬底的一侧蒸镀金属膜;

19、对所述金属膜进行退火处理,得到底部电极。

20、可选地,所述在所述氮化镓单晶衬底的底面制备插入层的步骤之前,还包括:

21、在所述氮化镓单晶衬底的顶面上外延生长n型氮化镓漂移层;

22、在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧根据第一预设图案注入离子形成盒状轮廓的终端保护环。

23、可选地,所述在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧根据第一预设图案注入离子形成盒状轮廓的终端保护环的步骤,包括:

24、在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧制备第一预设图案;

25、根据所述第一预设图案利用等离子体刻蚀形成台面结构;

26、在所述台面结构上制备第二预设图案;

27、根据所述第二预设图案在所述台面结构上注入离子形成盒状轮廓的终端保护环。

28、可选地,所述在所述氮化镓单晶衬底的顶面制备顶部电极的步骤,包括:

29、在所述终端保护环远离所述n型氮化镓漂移层的一侧蒸镀金属膜形成顶部电极。

30、本专利技术第二方面提供了一种氮化镓功率电子器件,采用如上中任一项所述的氮化镓功率电子器件的制备方法制成,所述氮化镓功率电子器件包括氮化镓单晶衬底、插入层、底部电极、n型氮化镓漂移层、终端保护环和顶部电极,所述底部电极、所述插入层、所述氮化镓单晶衬底、所述n型氮化镓漂移层、所述终端保护环和所述顶部电极自下而上堆叠设置。

31、本专利技术中一种氮化镓功率电子器件的制备方法及器件与相关技术相比,有益效果在于:由于采用具有金属性或半金属性的二维材料作为金属-半导体接触界面的插入层,可以减小或消除界面处的费米钉扎带来的影响,减小肖特基势垒高度,使接触电阻更小,从而改善氮化镓器件的氮面的欧姆接触性能。

本文档来自技高网...

【技术保护点】

1.一种氮化镓功率电子器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述氮化镓单晶衬底的底面制备插入层的步骤,包括:

3.根据权利要求2所述的氮化镓功率电子器件的制备方法,其特征在于,所述利用湿法转移将二维材料膜转移至所述氮化镓衬底的底面以得到插入层,包括:

4.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述二维材料包括金属性过渡金属硫族化合物、半金属性过渡金属硫族化合物、硼烯以及半金属性氯化物中的任一种。

5.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述插入层的厚度取值范围为0.5nm-10nm。

6.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述插入层远离所述氮化镓单晶衬底的一侧制备底部电极的步骤,包括:

7.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述氮化镓单晶衬底的底面制备插入层的步骤之前,还包括:

8.根据权利要求7所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧根据第一预设图案注入离子形成盒状轮廓的终端保护环的步骤,包括:

9.根据权利要求7所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述氮化镓单晶衬底的顶面制备顶部电极的步骤,包括:

10.一种氮化镓功率电子器件,其特征在于,采用如权利要求1-9中任一项所述的氮化镓功率电子器件的制备方法制成,所述氮化镓功率电子器件包括氮化镓单晶衬底、插入层、底部电极、n型氮化镓漂移层、终端保护环和顶部电极,所述底部电极、所述插入层、所述氮化镓单晶衬底、所述n型氮化镓漂移层、所述终端保护环和所述顶部电极自下而上堆叠设置。

...

【技术特征摘要】

1.一种氮化镓功率电子器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述氮化镓单晶衬底的底面制备插入层的步骤,包括:

3.根据权利要求2所述的氮化镓功率电子器件的制备方法,其特征在于,所述利用湿法转移将二维材料膜转移至所述氮化镓衬底的底面以得到插入层,包括:

4.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述二维材料包括金属性过渡金属硫族化合物、半金属性过渡金属硫族化合物、硼烯以及半金属性氯化物中的任一种。

5.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述插入层的厚度取值范围为0.5nm-10nm。

6.根据权利要求1所述的氮化镓功率电子器件的制备方法,其特征在于,所述在所述插入层远离所述氮化镓单晶衬底的一侧制备底部电极的步骤,包括:<...

【专利技术属性】
技术研发人员:刘新科蒋忠伟黄烨莹杨永凯林锦沛周杰黎晓华贺威
申请(专利权)人:深圳大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1