【技术实现步骤摘要】
【国外来华专利技术】
本技术关于半导体系统、处理和设备。更具体而言，本技术关于用于碳膜的选择性沉积的处理和结构。
技术介绍
1、通过在基板表面上产生复杂图案化的材料层的处理，使得集成电路成为可能。在基板上产生经图案化的材料需要形成和移除暴露材料的受控方法。材料特性可影响组件如何操作，并且也可影响膜如何相对于彼此被移除。等离子体增强沉积可产生具有某些特性的膜。所形成的许多膜需要额外的处理以调整或增强膜的材料特性，以便提供适当性质。
2、因此，需要可用以产生高质量组件和结构的改进的系统和方法。通过本技术解决了这些和其他需要。
技术实现思路
1、本技术的实施例包括半导体处理方法，其包括将基板提供至反应腔室，其中基板包括具有顶表面和底表面的基板沟槽。方法也包括使沉积气体流至反应腔室的等离子体激发区域中，其中沉积气体包括含碳气体和含氮气体。由沉积气体产生具有小于或约为4ev的电子温度的沉积等离子体。方法进一步包括在基板沟槽的顶表面和底表面上沉积含碳层，其中所沉积的含碳层具有大于或约为3:1的顶表面对底表面厚度比率。
2、在附加实施例中，沉积气体不含氩。在进一步实施例中，沉积气体不含氦。在仍进一步实施例中，方法进一步包括在含碳层的沉积之前将基板加热至大于或约为100℃的温度。在又附加实施例中，方法也包括在基板沟槽的底表面中蚀刻穿过含碳层的至少一部分，其中含碳层仍覆盖基板沟槽的顶表面。在更多实施例中，方法仍然还包括在基板沟槽的底表面中蚀刻含碳层的至少一个部分后从基板移除含碳层。在仍更多实施例中
3、本技术的实施例也包括半导体处理方法，包括将基板提供至反应腔室，其中基板包括第一沟槽和第二沟槽，第一沟槽具有大于或约为2:1的第一深宽比，第二沟槽具有小于或约为1:2的第二深宽比。第一沟槽和第二沟槽中的每一者也具有顶表面和底表面。方法进一步包括将基板加热至大于或约为100℃的温度。方法也包括使沉积气体流至反应腔室的等离子体激发区域中，其中沉积气体包括含碳气体和含氮气体。沉积等离子体由沉积气体产生。方法仍进一步包括在经加热基板上沉积含碳层，其中所沉积的含碳层在第一沟槽和第二沟槽两者中具有大于或约为3:1的顶表面对底表面厚度比率。
4、在附加实施例中，方法也可包括在第一基板沟槽和第二基板沟槽的底表面中蚀刻穿过含碳层的至少一部分，其中含碳层仍覆盖第一基板沟槽和第二基板沟槽的顶表面。在进一步实施例中，方法可附加包括在第一基板沟槽和第二基板沟槽的底表面中蚀刻含碳层的至少一部分后从基板移除含碳层。在仍进一步实施例中，沉积等离子体由小于或约为4ev的电子温度表征。在又附加实施例中，第一基板沟槽由小于或约为50nm的第一底部宽度表征，并且第二基板沟槽由大于或约为100nm的第二底部宽度表征。在更多实施例中，含碳层的由大于或约为5nm的顶表面厚度和小于或约为1.6nm的底表面厚度表征。在仍更多实施例中，含碳层包括固体碳。
5、本技术的实施例进一步包括半导体结构，其包括形成在至少一种半导体材料中的第一沟槽和第二沟槽。第一沟槽和第二沟槽具有顶表面和底表面，其中第一沟槽由大于或约为2:1的第一深宽比表征，并且第二沟槽由小于或约为1:2的第二深宽比表征。半导体结构也可包括介电层，其与至少一种半导体材料接触，其中介电层形成第一沟槽和第二沟槽的顶表面和底表面。半导体结构可仍然还包括含碳层，其与第一沟槽和第二沟槽的顶表面和底表面上的介电层接触。含碳层由在第一沟槽和第二沟槽中的大于或约为3:1的顶表面对底表面厚度比率表征。
6、在附加实施例中，介电层可包括氮化硅。在进一步实施例中，含碳层可包括固体碳。在仍进一步实施例中，介电层由大于或约为5nm的底表面厚度表征。在又附加实施例中，含碳层由大于或约为5nm的顶表面厚度以及小于或约为1.6nm的底表面厚度表征。在更多实施例中，半导体结构包括接触区域，其定位在第一沟槽的底表面中的含碳层和介电层下方。
7、此种技术相对于常规方法和结构提供了若干益处，以提供薄的、易于移除的屏蔽层，当在底表面中蚀刻开口时，该屏蔽层保护半导体沟槽的顶表面和侧壁表面。本方法的实施例包括使用沉积气体，该沉积气体具有选择性，在沟槽顶表面上比在沟槽底表面上更多地沉积含碳层。顶表面上的含碳层的较大厚度准许在蚀刻处理已在底表面中形成穿过层的孔后未破损地覆盖顶表面上的层。这准许在底表面中形成开口(诸如，接触孔和通孔)而同时沟槽的顶表面和侧壁表面保持未被蚀刻。本方法的实施例也包括将基板沟槽的底表面加热至一温度，该温度会相对于顶表面而言减慢含碳层在底表面上的沉积。这些实施例也选择性地在沟槽顶表面上比在沟槽底表面上更多地沉积含碳层。结合以下描述和随附附图更详细地描述这些和其他实施例，连同其许多优势和特征。
本文档来自技高网...【技术保护点】
1.一种半导体处理方法，包括：
2.如权利要求1所述的半导体处理方法，其中所述沉积气体不含氩并且不含氦。
3.如权利要求1所述的半导体处理方法，其中所述方法进一步包括：在所述含碳层的所述沉积之前将所述基板加热至大于或约为100℃的温度。
4.如权利要求1所述的半导体处理方法，其中所述方法进一步包括：在所述基板沟槽的所述底表面中蚀刻穿过所述含碳层的至少一部分，其中所述含碳层仍覆盖所述基板沟槽的所述顶表面。
5.如权利要求4所述的半导体处理方法，其中所述方法进一步包括：在所述基板沟槽的所述底表面中蚀刻所述含碳层的所述至少一部分后从所述基板移除所述含碳层。
6.如权利要求1所述的半导体处理方法，其中所述含碳气体包括甲烷并且所述含氮气体包括分子氮。
7.如权利要求1所述的半导体处理方法，其中所述沉积等离子体是通过将RF功率输送至所述沉积气体而产生，并且其中所述RF功率由小于或约为300瓦特的功率表征。
8.如权利要求1所述的半导体处理方法，其中所述沉积等离子体由小于或约为10毫托的压力表征。
10.如权利要求9所述的半导体处理方法，其中所述方法进一步包括：
11.如权利要求9所述的半导体处理方法，其中所述沉积等离子体由小于或约为4eV的电子温度表征。
12.如权利要求9所述的半导体处理方法，其中所述第一基板沟槽由小于或约为50nm的第一底部宽度表征，并且所述第二基板沟槽由大于或约为100nm的第二底部宽度表征。
13.如权利要求9所述的半导体处理方法，其中所述含碳层由大于或约为5nm的顶表面厚度以及小于或约为1.6nm的底表面厚度表征。
14.如权利要求9所述的半导体处理方法，其中所述含碳层包括固体碳。
15.一种半导体结构，包括：
16.如权利要求15所述的半导体结构，其中所述介电层包括氮化硅。
17.如权利要求15所述的半导体结构，其中所述含碳层包括固体碳。
18.如权利要求15所述的半导体结构，所述介电层由大于或约为5nm的底表面厚度表征。
19.如权利要求15所述的半导体结构，其中所述含碳层由大于或约为5nm的顶表面厚度，以及小于或约为1.6nm的底表面厚度表征。
20.如权利要求15所述的半导体结构，其中所述半导体结构进一步包括接触区域，所述接触区域定位在所述第一沟槽的所述底表面中的所述含碳层和所述介电层下方。
...【技术特征摘要】
【国外来华专利技术】
1.一种半导体处理方法，包括：
2.如权利要求1所述的半导体处理方法，其中所述沉积气体不含氩并且不含氦。
3.如权利要求1所述的半导体处理方法，其中所述方法进一步包括：在所述含碳层的所述沉积之前将所述基板加热至大于或约为100℃的温度。
4.如权利要求1所述的半导体处理方法，其中所述方法进一步包括：在所述基板沟槽的所述底表面中蚀刻穿过所述含碳层的至少一部分，其中所述含碳层仍覆盖所述基板沟槽的所述顶表面。
5.如权利要求4所述的半导体处理方法，其中所述方法进一步包括：在所述基板沟槽的所述底表面中蚀刻所述含碳层的所述至少一部分后从所述基板移除所述含碳层。
6.如权利要求1所述的半导体处理方法，其中所述含碳气体包括甲烷并且所述含氮气体包括分子氮。
7.如权利要求1所述的半导体处理方法，其中所述沉积等离子体是通过将rf功率输送至所述沉积气体而产生，并且其中所述rf功率由小于或约为300瓦特的功率表征。
8.如权利要求1所述的半导体处理方法，其中所述沉积等离子体由小于或约为10毫托的压力表征。
9.一种半导体处理方法，包括：
10.如权利要求9所述的半导体处理方法，其中所述方法进一步包括：<...
【专利技术属性】
技术研发人员：A·S·巴加尔，符谦，KT·刘，C·刘，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。