【技术实现步骤摘要】
本专利技术涉及显示，尤其涉及一种goa电路及显示面板。
技术介绍
1、goa(gate driver on array，阵列基板栅极驱动)电路，可以将栅极扫描驱动电路制作在薄膜晶体管(tft)阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点。goa电路具备低成本、窄边框以及产品良率高等优点。
2、但goa电路对tft的稳定性要求较高，且在运行过程中容易由于tft阈值电压的偏移导致漏电，进而影响显示面板预期性能。
技术实现思路
1、基于上述现有技术中的不足，本专利技术的目的是提供一种goa电路及显示面板，可以防止goa电路通过下拉单元漏电，影响显示面板性能。
2、为实现上述目的，本专利技术首先提供一种goa电路，包括：
3、上拉控制单元，与第一节点连接，并接入上拉控制信号，用于拉高第一节点的电位；
4、上拉单元，与第一节点连接，并接入时钟信号，用于拉高第一输出信号、第二输出信号和级传扫描信号的电位；
...
【技术保护点】
1.一种GOA电路，其特征在于，包括：
2.根据权利要求1所述的GOA电路，其特征在于，所述漏电阻断单元包括第一晶体管；所述第一晶体管的栅极接入所述上拉控制信号，第一电极接入所述高电位信号，第二电极与所述第一下拉单元和/或所述第二下拉单元连接于所述第三节点。
3.根据权利要求1所述的GOA电路，其特征在于，所述反相单元包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第八晶体管；所述第二晶体管的栅极和第一电极，及所述第三晶体管的栅极均接入所述低频时钟信号，所述第二晶体管的第二电极与所述第三晶体管的第一电极连接，所述第三...
【技术特征摘要】
1.一种goa电路，其特征在于，包括：
2.根据权利要求1所述的goa电路，其特征在于，所述漏电阻断单元包括第一晶体管；所述第一晶体管的栅极接入所述上拉控制信号，第一电极接入所述高电位信号，第二电极与所述第一下拉单元和/或所述第二下拉单元连接于所述第三节点。
3.根据权利要求1所述的goa电路，其特征在于，所述反相单元包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第八晶体管；所述第二晶体管的栅极和第一电极，及所述第三晶体管的栅极均接入所述低频时钟信号，所述第二晶体管的第二电极与所述第三晶体管的第一电极连接，所述第三晶体管的第二电极与所述第四晶体管的第一电极连接；所述第四晶体管的栅极与所述第一节点连接，第二电极接入所述第三低电位信号；所述第五晶体管的栅极与所述第三晶体管的第二电极连接，第一电极接入所述低频时钟信号，第二电极与所述第二节点连接；所述第六晶体管的栅极与所述第一节点连接，第一电极接入所述第一低电位信号，第二电极与所述第二节点连接；所述第七晶体管的栅极与下一级的第一节点连接，第一电极接入所述第三低电位信号，第二电极与所述第三晶体管的第二电极连接；所述第八晶体管的栅极接入所述上拉控制信号，第一电极接入所述第一低电位信号，第二电极与所述第二节点连接。
4.根据权利要求1所述的goa电路，其特征在于，所述上拉控制单元包括第十一晶体管和第十二晶体管；所述第十一晶体管的栅极和第一电极，及所述第十二晶体管的栅极均接入所述上拉控制信号，所述第十一晶体管的第二电极与所述第十二晶体管的第一电极连接，所述第十二晶体管的第二电极与所述第一节点连接。
5.根据权利要求1所述的goa电路，其特征在于，所述上拉单元包括第二十一晶体管、第二十二晶体管、第二十三晶体管、第一存储电容、第二存储电容和第三存储电容，所述时钟信号包括第一时钟信号、第二时钟信号和第三时钟信号；所述第二十一晶体管的栅极与所述第一节点连接，第一电极接入所述第一时钟信号，第二电极接入所述第一输出信号；所述第二十二晶体管的栅极与所述第一节点连接，第一电极接入所述第二时钟信号，第二电极接入所述级传扫描信号；所述第二十三晶体管的栅极与所述第一节点连接，第一电极接入所述第三时钟信号，第二电极接入所述第二输出信号；所述第一存储电容的一端连接所述第一节点，另一端连接所述第二十一晶体管的第二电极；所述第二存储电容的一端连接所述第一节点，另一端连接所述第二十二晶体管的第二电极；所述第三存储电...
【专利技术属性】
技术研发人员：周翔，张留旗，韩佰祥，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。