【技术实现步骤摘要】
本专利技术适用于cpu设计领域，尤其涉及一种加快关键数据访问速度的芯片设计方法、系统及相关设备。
技术介绍
1、随着程序在运行过程中通常会存在一些需要快速访问存储空间的情况。情况一：中断的上下文保存。中断的上下文保存是指在处理中断前，cpu 需要保存当前程序的状态和寄存器值，以便在处理完中断后能够恢复程序的执行。因此中断上下文保存的速度对中断的响应速度有很大的影响，在实时性要求很高的环境中是最关键的性能指标之一；情况二：关键数据的访问。例如汽车行驶过程中的距离，速度，时间等变量。程序需要大量快速的访问这些变量以处理行驶过程中的控制，安全等各种问题。因此这些变量的访问速度对汽车控制程序的性能有很大的影响。
2、在现有技术中，这些关键数据都是存放在内存中的，而cpu对内存的访问受到内存频率，总线速度，缓存命中等问题的影响会比较慢，从而导致了性能受限。
技术实现思路
1、本专利技术提供一种加快关键数据访问速度的芯片设计方法、系统及相关设备，旨在解决cpu对关键数据的访问速度慢的问题。
2、第一方面，本专利技术提供一种加快关键数据访问速度的芯片设计方法，所述芯片设计方法包括以下步骤：
3、配置多个寄存器，所述寄存器包括通用寄存器、映射配置寄存器以及存储映射寄存器，所述通用寄存器用于参与运算以及与物理内存之间进行数据交换；多个所述映射配置寄存器用于将多个所述存储映射寄存器映射到关键数据所在的目标地址空间；其中，所述存储映射寄存器用于保存所述关键数据以及与所
4、通过cpu访问存储地址空间，其中：
5、若所述存储地址空间为所述存储映射寄存器所映射的所述目标地址空间，则cpu实际访问的是所述存储映射寄存器；
6、若所述存储地址空间不是所述存储映射寄存器所映射的所述目标地址空间，则cpu实际访问的是所述物理内存。
7、优选的，cpu访问所述存储地址空间时，访问所述存储映射寄存器的优先级高于所述物理内存。
8、优选的，所述存储映射寄存器不参与运算，与所述物理内存之间的数据不交互，仅与所述通用寄存器之间进行数据交互。
9、优选的，所述映射配置寄存器为阶梯式，一个所述映射配置寄存器映射多个所述存储映射寄存器。
10、优选的，所述存储映射寄存器的个数不少于所述通用寄存器的个数。
11、优选的，所述关键数据包括中断上下文以及预设关键变量。
12、第二方面，本专利技术还提供一种加快关键数据访问速度的芯片设计系统，所述芯片设计系统包括：
13、配置模块，配置多个寄存器，所述寄存器包括通用寄存器、映射配置寄存器以及存储映射寄存器，所述通用寄存器用于参与运算以及与物理内存之间进行数据交换；多个所述映射配置寄存器用于将多个所述存储映射寄存器映射到关键数据所在的目标地址空间；其中，所述存储映射寄存器用于保存所述关键数据以及与所述通用寄存器之间进行数据交互；
14、访问地址模块，通过cpu访问存储地址空间，其中：
15、若所述存储地址空间为所述存储映射寄存器所映射的所述目标地址空间，则cpu实际访问的是所述存储映射寄存器；
16、若所述存储地址空间不是所述存储映射寄存器所映射的所述目标地址空间，则cpu实际访问的是所述物理内存。
17、第三方面，本专利技术还提供一种计算机设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的加快关键数据访问速度的芯片设计程序，所述处理器执行所述加快关键数据访问速度的芯片设计程序时实现如上述实施例中任意一项所述的加快关键数据访问速度的芯片设计方法中的步骤。
18、第四方面，本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有加快关键数据访问速度的芯片设计程序，所述加快关键数据访问速度的芯片设计程序被处理器执行时实现如上述实施例中任意一项所述的加快关键数据访问速度的芯片设计方法中的步骤。
19、本专利技术所达到的有益效果，在于通过在芯片中引入存储映射寄存器和映射配置寄存器，将关键数据存储于存储映射寄存器中，大幅提升cpu对关键数据的访问速度，提高了系统性能；提供灵活的配置方式，用户可根据实际情况，映射多个关键数据的地址空间；实现简单，不会占用太多的资源，对成本影响很小，因此可以在各级别的cpu中实现；软件开发人员可结合实际业务特定，预设关键变量，确保预设关键变量的内存访问速度始终得到加速；使用内存映射的方式可直接兼容现有的程序，不需要对原有逻辑做出修改，只需要新增一段关键数据的映射逻辑即可。
本文档来自技高网...【技术保护点】
1.一种加快关键数据访问速度的芯片设计方法，其特征在于，所述芯片设计方法包括：
2.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，CPU访问所述存储地址空间时，访问所述存储映射寄存器的优先级高于所述物理内存。
3.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述存储映射寄存器不参与运算，与所述物理内存之间的数据不交互，仅与所述通用寄存器之间进行数据交互。
4.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述映射配置寄存器为阶梯式，一个所述映射配置寄存器映射多个所述存储映射寄存器。
5.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述存储映射寄存器的个数不少于所述通用寄存器的个数。
6.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述关键数据包括中断上下文以及预设关键变量。
7.一种加快关键数据访问速度的芯片设计系统，其特征在于，所述芯片设计系统包括：
8.一种计算机设备，其特征在于，包括：存
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有加快关键数据访问速度的芯片设计程序，所述加快关键数据访问速度的芯片设计程序被处理器执行时实现如权利要求1-6中任意一项所述的加快关键数据访问速度的芯片设计方法中的步骤。
...【技术特征摘要】
1.一种加快关键数据访问速度的芯片设计方法，其特征在于，所述芯片设计方法包括：
2.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，cpu访问所述存储地址空间时，访问所述存储映射寄存器的优先级高于所述物理内存。
3.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述存储映射寄存器不参与运算，与所述物理内存之间的数据不交互，仅与所述通用寄存器之间进行数据交互。
4.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述映射配置寄存器为阶梯式，一个所述映射配置寄存器映射多个所述存储映射寄存器。
5.如权利要求1所述的加快关键数据访问速度的芯片设计方法，其特征在于，所述存储映射寄存器的个数不少于所述通用寄存器的个数。
6...
【专利技术属性】
技术研发人员：胡伟，夏晋，
申请(专利权)人：睿思芯科成都科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。