一种用于在布置于网络上的主设备和目标设备之间同步时间的方法和装置，其中，所述目标设备通过ＰＣＩｅ互连与所述主设备进行通信，包括：在第一时间将第一消息从所述主设备发送到所述目标设备，所述第一消息包括消息指示器；以及，在一随后的时间从所述目标设备接收应答消息到所述主设备，所述应答消息包括所述消息指示器。
【技术实现步骤摘要】
本公开总体上涉及定时控制的领域，并且更具体地，涉及用于在连接到计算机网 络上的计算机设备之间同步时钟信号的系统和方法。
技术介绍
对于链接到网络上的设备，精确的时间同步是很难实现的。利用像2009年2月 26 日发布的、名为"Timing and Synchronization for Time-Sensitive Application in Bridged Local Area Networks”的IEEE 802. 1AS/D5. 0标准的机制，这样的系统的标准网 络元件可以维持精确的时间同步。但是，在不同网络和其它互连技术之间的同步仅可以通 过软件机制来完成。因为在大多数CPU架构上并不支持对软件操作进行精确的时间控制， 并且因为快速夕卜围组件互连(Peripheral Component Interconnect Express, PCIe)上的 软件通信使用经受排队延迟和其它不确定性(至少从软件的角度来看)延迟的事务层分组 (Transaction Layer Packet，TLP)，所以无法控制组件通信的时延。这大大降低了精确性， 使得一些应用到了无法再被维持在可接受的质量等级(例如，多信道音频)的程度，并且显 然需要专用系统软件的支持，而这便不如硬件方案可取。需要一种硬件机制，其允许通过PCIe或PCIe衍生的架构(例如，DMI (直接媒体 接口))连接的设备被及时进行同步。附图说明图1是说明了根据本公开的各种方面的能够使用PCIe分组的系统的示意性框图。图2示意性地说明了根据本公开的一方面的示例性实施例。图3是说明了根据本公开的各种方面的PCIe分组的结构的示意性框图。图4说明了根据本公开的各种方面的用于第一代和第二代编码(利用8b/10b编 码，2. 5GT/s和5GT/s)的经修改的帧同步机制。图5说明了根据本公开的各种方面的用于第三代编码(利用128b/130b编码， 8GT/s)的经修改的帧同步机制。图6说明了根据本公开的各种方面的用于交换消息的协议，该协议使得能够将通 信延迟分解为因子。图7是根据本公开的各种方面的使用PCIe增强功能结构来实现的软件配置机制。 具体实施例方式在以下描述中，相同的组件给出相同的附图标记，而不考虑它们是否出现在不同 实施例中。为了以清楚并简洁的方式说明本公开的实施例，附图可以不必按照比例绘出，并 且一些特征可以以某种示意图的形式来示出。参照一个实施例描述和/或说明的特征可以 以相同或类似的方式用在一个或多个其它实施例中，和/或与其它实施例的特征进行组合 或者取代其它实施例的特征。4根据本公开的各种实施例，公开了一种方法，其包括在第一时间，从主设备将第 一消息发送到目标设备，以在布置于网络上的主设备和目标设备之间同步时间，其中，所述 目标设备通过PCIe互连与所述主设备进行通信，所述第一消息包括消息指示器；以及，在 一随后的时间，从所述目标设备接收应答消息到所述主设备，所述应答消息包括所述消息 指不器。根据本公开的各种实施例，公开了一种计算机程序产品，其包括其中包含有计算 机可读程序代码的计算机可用介质，所述计算机可读程序代码适合被执行以实现以下方 法，包括在主设备处将报头附加到事务层协议布局分组上，以在布置于网络上的主设备 和目标设备之间同步时间，其中，所述报头用于将所述分组标识为时间同步分组；以及，将 具有附加的报头的所述分组从主设备发送到目标设备，以在主设备和目标设备之间同步时 间。根据本公开的各种实施例，公开了一种系统，其包括控制器，其被配置以在主设 备处将经修改的帧同步(framing)应用到事务层协议布局分组的报头，其中，所述报头用 于将所述分组标识为时间同步分组；发射机，其被配置以将具有经修改的帧同步的所述分 组从主设备发送到目标设备，以在主设备和目标设备之间同步时间；以及，接收机，其被配 置以接收所发送的分组。在参照附图考虑以下描述和所附权利要求的情况下，这些和其它的特征和特性、 以及操作方法、结构的有关元件的功能、组件的组合以及制造上的节约措施将变得显而易 见，其中，所有这些图将形成说明书的一部分，其中，相同的附图标记指定了在各种图中对 应的部分。但是，应当清楚地理解，附图仅是为了说明和描述的目的，而并不旨在作为对权 利要求的限定进行定义。如在说明书和权利要求中使用的，除非上下文清楚地指示，否则单 数形式的“一”、“一个”以及“所述”包括复数个指代对象。现在转到本公开的各种方面，大多数现代计算设备使用输入/输出(I/O)适配器 和总线，其使用最初由英特尔在二十世纪九十年代创建的外围组件互连标准的某种版本或 实现。外围组件互连(PCI)标准规定了用于将外围设备附接到计算机主板的计算机总线。 PCI Express或PCIe是PCI计算机总线的一种实现，其使用现有的PCI编程概念，但是将计 算机总线基于一种完全不同的、且快得多的串行物理层通信协议。物理层并不是由可以在 多个设备之间共享的一条双向总线构成，而是由多条单个的单向链路(其连接恰好两个设 备)所构成。尽管为了说明性目的，本文讨论的部分涉及PCIe通信或设备，但是本专利技术的实施 例可以用于其它类型的通信或设备，例如通过高速串行互连来传输分组化数据的通信或设 备、使用基于流控制的链路管理的通信或设备、使用基于信用的流控制的通信或设备、使用 全串行接口的通信或设备、使用利用属性化分组实现的拆分事务协议的通信或设备、为了 改善的或优化的分组传输而对分组划分优先级的通信或设备、使用具有一个或多个通道 (例如，点对点连接)的可扩展链路的通信或设备、使用高速串行互连的通信或设备、使用 不同业务类型的差异的通信或设备、使用高可靠数据传输机制(例如，使用序列号和/或 端到端循环冗余校验(ECRC))的通信或设备、使用链路层以实现传输数据的完整性的通 信或设备、使用两个低电压差分驱动信号对(例如，发送对和接收对)的物理层的通信或 设备、使用包括对通道宽度和工作频率进行协商的链路初始化的通信或设备、仅当知道在接收方处接收缓冲器可用于接收分组时才允许发送数据分组的通信或设备、使用请求分 组和/或响应分组的通信或设备、使用消息空间和/或消息信号中断(Message Signaled Interrupt, MSI)和/或带内消息的通信或设备、使用软件层配置空间的通信或设备、使用 最大有效载荷大小(MPS)参数的通信或设备等。图1示意性地说明了根据本专利技术的一些说明性实施例的、能够使用具有经修改的 帧同步机制的PCIe分组的系统100的框图。系统100可以是或者可以包括例如计算设备、 计算机、个人计算机(PC)、服务器计算机、客户端/服务器系统、移动计算机、便携式计算 机、膝上型计算机、笔记本计算机、平板计算机、多个互连设备的网络等。系统100可以包括例如处理器111、输入单元112、输出单元113、存储器单元114、 存储装置单元115、通信单元116和图形卡117。系统100可以可选地包括其它合适的硬件 组件和/或软件组件。处理器111可以包括例如中央处理单元(CPU)、数字信号处理器(DSP)、微处理器、 主机处理器、控制器、多个处理器或控制器、芯片、微芯片、一个或多个电路、电路系本文档来自技高网...
【技术保护点】
一种方法，包括：在第一时间，从主设备将第一消息发送到目标设备，以在布置于网络上的所述主设备和所述目标设备之间同步时间，其中，所述目标设备通过ＰＣＩｅ互连与所述主设备进行通信，所述第一消息包括消息指示器；以及在一随后的时间，从所述目标设备接收应答消息到所述主设备，该应答消息包括所述消息指示器。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：K斯坦顿，DJ哈里曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。