用于减小功耗的方法和装置制造方法及图纸

描述了用于减小功耗的系统、装置、方法和制品。该方法可以包括从多个处理器中的每个处理器接收关于功耗减小状态的功率管理请求。可以向控制器发送关于该功耗减小状态的功率管理请求，以便对数据进行高速缓存。可以指示该多个处理器中的每个处理器进入该功耗减小状态。可以接收用以返回活动功耗状态的中断。可以向控制器发送功率管理请求以将高速缓存的数据刷写到存储器中。可以指示该多个处理器中的每个处理器进入活动功耗状态。描述并且要求了其它实施例的权利。

【技术实现步骤摘要】
用于减小功耗的方法和装置
技术介绍
设备经常试图将功耗最小化。这些设备的处理器经常进入功耗减小状态以节省功 率。该功耗减小状态允许设备在一个时间段内消耗较少的功率并且保持不被打断。但是， 诸如通用串行总线卡和网络接口卡之类的外部设备通过在每当需要将新数据放到存储器 中时唤醒处理器而打扰该设备。结果，连接有外部设备的设备由于该外部设备周期性地访 问存储器而未被最优化。附图说明图1示出了装置的一个实施例。图2示出了示例性逻辑流的一个实施例。图3示出了用于根据一个实施例，请求功耗减小的示例性通信图。图4公开了根据一个实施例，用于返回到活动(active)功耗状态的示例性通信 图。图5示出了示例性系统的一个实施例。 具体实施例方式实施例整体涉及用于将功耗最小化的技术。在一个实施例中，例如，一种装置可以 包括多个处理器、控制器和存储器，其中每个处理器具有集成的输入/输出(110)。具有关 联的Iio的每个处理器可以具有默认的功耗状态。与第一处理器关联的第一 IIO可以与其 它处理器和该控制器通信。当第一 Iio从每个处理器接收到关于进入功耗减小状态的请求 时，可以向控制器发送关于功耗减小状态的功率管理请求。控制器可以开始对来自外部设 备的输入数据进行高速缓存，从而不将该数据通过处理器发送到存储器。结果，由于处理器 不进入活动功耗状态以向存储器发送该输入数据，从而减小了功耗。处理器可以保持处于 功耗减小状态，直到其中一个处理器接收到中断为止。当接收到中断时，第一Iio可以向控 制器发送消息以将数据从高速缓存刷写(flush)到存储器中。在向存储器发送数据之后， 处理器可以返回到其活动功耗状态。这样，处理器可以保持处于功耗减小状态并且存储器 可以保持不受外部设备干扰，直到中断导致处理器返回到活动功耗状态为止。可以描述并 且要求其它实施例的权利。各实施例可以包括一个或多个元件。元件可以包括被配置为执行特定操作的任意 结构。根据对一组给定的设计参数或性能限制的需要，每个元件可以被实现为硬件、软件或 其任意组合。虽然可以通过示例的方式将实施例表述为具有特定拓扑中的有限数量的元 件，但是按照对给定实现方式的需要，实施例可以在替换的拓扑中包括更多或更少元件。值 得注意的是，对“一个实施例”或“实施例”的指代意味着在至少一个实施例中包括结合实 施例所述的特定特征、结构或特性。在说明书中的各个位置出现的短语“在一个实施例中” 不必全部是指同一实施例。图1示出了可以减小功耗的示例性装置。图1示出了装置100的方框图。在一个实施例中，装置100可以包括处理系统、计算机、计算机系统、计算机子系统、应用器具、 网络应用、工作站、终端、服务器、个人计算机(PC)、台式计算机、膝上计算机、超小膝上计算 机、笔记本计算机、手持计算机、个人数字助理(PDA)、电话、移动电话、蜂窝电话、手持机、智 能电话、寻呼机、单向寻呼机、双向寻呼机、数码相机、数码摄像机、数码视频播放器、数码录 音机、数码音频播放器、机顶盒(STB)、媒体服务器等等。但是实施例不限于该实例。 如图1中所示，装置100可以包括多个元件，例如，具有集成的输入/输出103的 第一处理器101、具有集成的输入/输出104的第二处理器102、存储器105和控制器106。 然而，实施例不限于该图中所示的元件。虽然图1被显示为具有有限数量的元件，但是可以 意识到，按照给定实现方式的需要，装置100可以包括更多元件。 在各实施例中，装置100可以包括多个处理器101、102。虽然该实施例是双处理器 系统，但是替换实施例可以包括多处理器系统。然而，实施例不限于该实例。可以使用任何 处理器或逻辑器件来实现处理器101、102，例如，中央处理单元(CPU)、复杂指令集计算机 (CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、用于实 现多个指令集的组合的处理器或其它处理器器件。在一个实施例中，例如，处理器101、102 可以被实现为通用处理器，例如，加利福尼亚的圣特克拉的Intel 公司所制造的处理器。处 理器101、102还可以被实现为专用处理器，例如，控制器、微控制器、嵌入式处理器、数字信 号处理器(DSP)、网络处理器、媒体处理器、输入/输出(I/O)处理器、媒体接入控制(MAC) 处理器、无线基带处理器、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)等等。实施例 不限于该环境。处理器101、102中的每一个可以操作在各种操作模式或状态中，包括一个或多个 功率节省或功耗状态，在本文中被统称为“低功率处理器模式”。例如，处理器101、102可以 使用高级配置和电源接口(ACPI)规范所定义的功耗状态来进行操作。操作状态的实例可 以包括但不限于ACPI规范组所定义的那些性能状态，例如，2006年10月10日的ADVANCED CONFIGURATION AND POWER INTERFACE SPECIFICATION 的版本 3. Ob ( “PCPI 规范”)及其修 订版、子嗣版和变形版。ACPI规范定义了用于允许计算机操作系统控制该计算机系统的处 理器和外围设备所消耗的功率量的功率管理系统。根据ACPI规范，示例性的性能状态可以 包括全局状态(例如，G0-G3)、设备状态(例如，D0-D3)和处理器状态(例如，C0-C7)以及 其它。ACPI规范定义了功率节省模式CO-Cx，其中Cx状态可用于处理器功耗状态。在一 个实施例中，可以参考Cx状态来确定功耗状态。第一 Cx状态可以包括CO状态。CO状态是 当处理器完全操作时的状态并且其是一种活动功耗状态。CO状态可以是默认状态。在一个 实施例中，C3状态是低功耗状态。C4状态可以是比C3状态更低的功耗状态。最低的功耗 状态可以是C7状态。在一个实施例中，随着Cx状态的编号的提高，功耗可以减小。按照给 定实现方式的需要，可以对处理器101、102实现其它功率节省模式。在一个实施例中，第一处理器101可以经由用于允许在处理器之间发送消息 的任意总线来与第二处理器102通信。在一个实施例中，第一处理器可以经由互连 (interconnect)来与第二处理器通信，该互连例如但不限于，快速通道互连(QPI)。可以使 用互连来将一个处理器连接到一个或多个其它处理器、一个或多个10中心(hub)或网络中 的路由中心。互连可以允许所有组件经由网络接入其它组件。虽然将互连描述为QPI，但是可以使用其它合适的互连，例如，其它合适的点对点互连。实施例不限于该环境。在一个实施例中，处理器101、102中的每一个可以包括集成的输入/输出 (IIO) 103、104。第一 IIO 103可以与第一处理器101相关联。第二 II0104可以与第二处 理器102相关联。IIO 103、104允许处理器101、102向装置100中的其它元件通信信息。在各实施例中，装置100可以包括存储器105。存储器105可以耦合到处理器101、 102。在一个实施例中，可以使用由处理器实现的存储器协议来进行存储器与处理器的通 信。例如，存储器和处理器可以通过DDR3协议来通信。可以意识到，按照给定实现方式的 需要，存储器和处理器可以本文档来自技高网...

【技术保护点】
一种方法，包括：从多个处理器中的每个处理器接收关于所请求的功耗状态的功率管理请求；向控制器发送关于功耗减小状态的功率管理请求，以便基于所述所请求的功耗状态来对数据进行高速缓存；指示所述多个处理器中的每个处理器进入所述功耗减小状态；接收用以返回活动功耗状态的中断；向所述控制器发送功率管理请求，以便将所述高速缓存的数据刷写到存储器中；以及指示所述多个处理器中的每个处理器进入所述活动功耗状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：MA亚尔奇，H源，S贾殷，S康拉德，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]