内存芯片自测试电路和内存芯片自测试方法技术

本发明专利技术提供一种内存芯片自测试电路和内存芯片自测试方法，通过读写指令控制器、第一随机序列生成单元、第二随机序列生成单元、命令地址环路比较器、数据输入输出环路比较器、命令地址环路控制单元、数据输入输出环路控制单元以及读写数据比较器，可以测试DRAM和FLASH等产品的性能，包括PHY IO的性能以及整个数据通路的功能，同时电路实现简单、占用的芯片面积较小，且不会影响原有的电路功能。

【技术实现步骤摘要】

本专利技术涉及内存测试，尤其涉及一种内存芯片自测试电路和内存芯片自测试方法。

技术介绍

1、在dram（dynamic random access memory，动态随机存取存储器）、flash （flashmemory，闪存）等高速的内存芯片中，需要一套测试电路既能测试到io的性能（即模拟电路的功能），又需要能连接到正常的功能电路的通路，可便于phy（physical，物理层）自测试其性能。然而，在内存芯片中增添测试电路时，一方面不能相较于正常的数据通路有很大的电路改动，使得破坏了原有的电路功能，另一方面也不能新增很多电路，导致测试电路的部分面积占用较大的芯片空间，造成资源的浪费和芯片成本增加。因此，需要一种自测试电路和自测试方法来测试dram和flash产品的性能，包括phy io的性能，或者整个数据通路的功能，同时避免芯片面积过大，并不会影响原有的功能。

技术实现思路

1、本专利技术提供一种内存芯片自测试电路和内存芯片自测试方法，用以解决现有技术中可能破坏原有的电路功能以及占用面积较大的缺陷。

<本文档来自技高网...

【技术保护点】

1.一种内存芯片自测试电路，其特征在于，包括：

2.根据权利要求1所述的内存芯片自测试电路，其特征在于，当所述读写指令控制器的环路使能端口输出高电平时，所述读写指令控制器用于基于所述写控制端口启动所述第一随机序列生成单元以生成第一随机序列；

3.根据权利要求1所述的内存芯片自测试电路，其特征在于，当所述读写指令控制器的环路使能端口输出高电平时，所述读写指令控制器用于基于所述读控制端口启动所述第二随机序列生成单元以生成第二随机序列；

4.根据权利要求1所述的内存芯片自测试电路，其特征在于，当所述读写指令控制器的环路使能端口输出低电平时，所述读写指令控制器...

【技术特征摘要】

1.一种内存芯片自测试电路，其特征在于，包括：

2.根据权利要求1所述的内存芯片自测试电路，其特征在于，当所述读写指令控制器的环路使能端口输出高电平时，所述读写指令控制器用于基于所述写控制端口启动所述第一随机序列生成单元以生成第一随机序列；

3.根据权利要求1所述的内存芯片自测试电路，其特征在于，当所述读写指令控制器的环路使能端口输出高电平时，所述读写指令控制器用于基于所述读控制端口启动所述第二随机序列生成单元以生成第二随机序列；

4.根据权利要求1所述的内存芯片自测试电路，其特征在于，当所述读写指令控制器的环路使能端口输出低电平时，所述读写指令控制器用于基于所述读写指令集输出端口将写指令传送至所述命令地址环路控制单元，并基于所述写控制端口启动所述第一随机序列生成单元以生成第一随机序列；所述命令地址环路控制单元将所述写指令传送至所述从设备，所述数据输入输出环路控制单元将所述第一随机序列传送至所述从设备，使得所述从设备将所述第一随机序列写入至存储空间的写入地址；

5.根据权利要求1至4任一项所述的内存芯片自测试电路，其特征在于，所述第一随机序列生成单元的输出端基于多路选择器与所述命令地址环路控制单元的输入端和数据输入输出环路控制单元的输...

【专利技术属性】
技术研发人员：古城，王晓阳，何亚军，
申请(专利权)人：合肥奎芯集成电路设计有限公司，
类型：发明
国别省市：