一种三相电机驱动电路制造技术

本技术公开一种三相电机驱动电路，包括一个控制驱动模块和三个高侧驱动模块，控制驱动模块包括死区时间控制电路以及分别与其相连的三相低侧驱动电路和高侧隔离发射电路，以将根据接收到的外置PWM信号进行整形后获得的低侧PWM信号和高侧PWM信号分别传输至三相低侧驱动电路和高侧隔离发射电路，高侧隔离发射电路包括三个调制发射单元，调制发射单元包括调制电路及与其相连的发射电路，以对本地时钟调制后传输至发射电路发射；三个高侧驱动模块分别与三个调制发射单元一一对应相连，高侧驱动模块包括高侧隔离解调单元和与其相连的高侧驱动电路，高侧隔离解调单元包括高压隔离电容和分别与高压隔离电容和高侧驱动电路相连的解调电路。

【技术实现步骤摘要】

本技术涉及驱动电路，尤其涉及一种三相电机驱动电路。

技术介绍

1、目前，在高压高温应用领域的三相电机驱动电路，普遍采用非隔离的拓扑结构，低压控制电压与高压功率电压共地，控制电路和高压通过电平位移电路相连。这种控制和驱动方式在高压应用场合通常具有两个缺陷：一是由于高压应用时桥臂上管的源极具有较大的dv/dt，而控制侧电路和高压是通过电平位移电路相连，导致共模瞬态抗扰度较低，容易发生误开启和误关断；二是非隔离的拓扑结构由于高侧驱动电路和低侧驱动电路在同一芯片上，对工艺的耐压要求较高，但是，目前国内主流工艺的耐压范围只能达到650v，采用高压阱的方式隔离高压和低压电路，受工艺耐压的限制。

技术实现思路

1、本技术所要解决的技术问题是提供一种三相电机驱动电路，以提高共模瞬态抗扰度，并减小对高压工艺的依赖。

2、为解决上述技术问题，本技术的目的是通过以下技术方案实现的：提供一种三相电机驱动电路，包括一个控制驱动模块和三个高侧驱动模块，所述控制驱动模块包括死区时间控制电路、三相低侧驱动电路和高侧隔离发射电路，所述死区时间控制电路分别与所述三相低侧驱动电路和所述高侧隔离发射电路电连接，所述高侧隔离发射电路包括三个调制发射单元，所述调制发射单元包括调制电路及发射电路，所述调制电路与所述发射电路电连接；三个所述高侧驱动模块分别与三个所述调制发射单元一一对应相连，所述高侧驱动模块包括高侧隔离解调单元和高侧驱动电路，所述高侧隔离解调单元与所述高侧驱动电路电连接，所述高侧隔离解调单元包括高压隔离电容和解调电路，所述解调电路分别与所述高压隔离电容和所述高侧驱动电路相连。

3、其进一步技术方案为：所述三相低侧驱动电路包括三个低侧驱动电路，每个所述高侧驱动电路和所述低侧驱动电路均包括信号输入端、信号输出端、电压正极端、电压负极端、第一sr锁存器、第一非门、第一pmos管、第一nmos管和第二nmos管，所述信号输入端与所述第一sr锁存器的置位端相连，所述信号输入端依序经第二非门、第三非门和第五非门后与所述第一sr锁存器的复位端相连，所述第一sr锁存器的正输出端经所述第一非门后与所述第二nmos管的栅极相连，所述第二nmos管的源极与所述电压负极端相连，所述第二nmos管的漏极经一第二电阻后与所述信号输出端相连，所述第二电阻与所述信号输出端之间与一有源钳位单元的一端相连，所述有源钳位单元的另一端电连接于所述第二nmos管的源极和所述电压负极端之间；所述第三非门的输出端经一第四非门后与所述第一nmos管的栅极相连，所述第四非门的输入端电连接于所述第三非门的输出端与所述第五非门的输入端之间，所述第一nmos管的栅极和源极之间电连接有一栅极钳位单元，所述第一nmos管的源极经一第一电阻后与所述信号输出端相连，所述第一pmos管的漏极与所述第一nmos管的源极相连，所述第一pmos管的源极和所述第一nmos管的漏极均与所述电压正极端相连，所述第一pmos管的栅极与所述第三非门的输出端相连。

4、其进一步技术方案为：所述栅极钳位单元包括第三nmos管和稳压二极管，所述第三nmos管的漏极和所述稳压二极管的阴极均与所述第一nmos管的栅极相连，所述第三nmos管的源极和所述稳压二极管的阳极均与所述第一nmos管的源极相连，所述第一nmos管的栅极和所述第一nmos管的源极分别通过第四电阻和第五电阻后与所述第三nmos管的栅极相连。

5、其进一步技术方案为：所述有源钳位单元包括第四nmos管和第五nmos管，所述第四nmos管的源极和所述第五nmos管的源极均与所述电压负极端相连，所述第四nmos管的漏极和所述第五nmos管的栅极均与所述电压正极端相连，所述第五nmos管的漏极与所述信号输出端相连，所述第四nmos管的栅极与欠压保护端相连。

6、其进一步技术方案为：所述信号输出端和所述电压负极端分别与一第三电阻的两端相连，所述信号输出端和所述电压正极端分别与一第一二极管的阳极和阴极相连，所述信号输出端和所述电压负极端分别与一第二二极管的阴极和阳极相连，所述第二二极管、所述第三电阻及所述有源钳位单元并联。

7、其进一步技术方案为：所述第一sr锁存器包括二与非门，每一所述与非门的其中一输入端分别与另一所述与非门的输出端相连，其中一所述与非门的另一输入端作为所述第一sr锁存器的置位端，且该与非门的输出端作为所述第一sr锁存器的正输出端，另一所述与非门的另一输入端作为所述第一sr锁存器的复位端。

8、其进一步技术方案为：所述控制驱动模块还包括峰值过流保护电路、第一过压欠压保护电路和报错指示电路，所述峰值过流保护电路分别与所述死区时间控制电路和所述报错指示电路电连接，所述峰值过流保护电路包括锁存器延时电路和比较器，所述比较器的同相输入端作为所述峰值过流保护电路的过流检测输入端，所述比较器的输出端经一输入噪声滤波器后与所述锁存器延时电路的输入端相连，所述锁存器延时电路的输出端经一或门后与所述死区时间控制电路相连，所述或门的第一输入端与所述第一过压欠压保护电路的输出端相连，所述或门的输出端与一开关管的控制端相连，所述开关管的输出端与所述报错指示电路的故障指示端相连。

9、其进一步技术方案为：所述锁存器延时电路包括有或非门、第二sr锁存器和延时单元，所述输入噪声滤波器的输出端分别与所述或非门的第一输入端和所述第二sr锁存器的置位端相连，所述或非门的输出端与所述第二sr锁存器的复位端相连，所述第二sr锁存器的正输出端分别与所述延时单元的输入端和所述或门的第二输入端相连，所述延时单元的输出端经一第六非门后与所述或非门的第二输入端相连。

10、其进一步技术方案为：所述高侧驱动模块还包括第二过压欠压保护电路，所述第二过压欠压保护电路与所述高侧驱动电路电连接。

11、本技术的有益技术效果在于：本技术的三相电机驱动电路通过设置一个包括死区时间控制电路以及分别与死区时间控制电路相连的三相低侧驱动电路和高侧隔离发射电路的控制驱动模块，以将根据接收到的外置pwm信号进行整形后获得的低侧pwm信号和高侧pwm信号分别传输至三相低侧驱动电路和高侧隔离发射电路，高侧隔离发射电路包括三个调制发射单元，调制发射单元包括调制电路及与其相连的发射电路，以对本地时钟调制后传输至发射电路发射；三相电机驱动电路还设有三个包括高侧隔离解调单元和与高侧隔离解调单元相连的高侧驱动电路的高侧驱动模块，高侧隔离解调单元包括高压隔离电容和分别与高压隔离电容和高侧驱动电路相连的解调电路，且三个高侧驱动模块分别与三个调制发射单元一一对应相连，以解调获得高侧pwm信号后发送至高侧驱动电路进行驱动控制，通过调制发射单元、高压隔离电容和解调电路将高侧pwm信号传输至高侧驱动模块，以获得相对于传统方式更高的共模瞬态抗扰度，从而能工作在更高的bus电压上，避免由于共模瞬态扰动导致的误开启和误关断现象，提高了系统控制的精度和可靠性，并提高了系统中信号接收的抗干扰能力；同时，由于高侧驱动模块与控制驱动模本文档来自技高网...

【技术保护点】

1.一种三相电机驱动电路，其特征在于，包括：

2.根据权利要求1所述的三相电机驱动电路，其特征在于，所述三相低侧驱动电路包括三个低侧驱动电路，每个所述高侧驱动电路和所述低侧驱动电路均包括信号输入端、信号输出端、电压正极端、电压负极端、第一SR锁存器、第一非门、第一PMOS管、第一NMOS管和第二NMOS管，所述信号输入端与所述第一SR锁存器的置位端相连，所述信号输入端依序经第二非门、第三非门和第五非门后与所述第一SR锁存器的复位端相连，所述第一SR锁存器的正输出端经所述第一非门后与所述第二NMOS管的栅极相连，所述第二NMOS管的源极与所述电压负极端相连，所述第二NMOS管的漏极经一第二电阻后与所述信号输出端相连，所述第二电阻与所述信号输出端之间与一有源钳位单元的一端相连，所述有源钳位单元的另一端电连接于所述第二NMOS管的源极和所述电压负极端之间；所述第三非门的输出端经一第四非门后与所述第一NMOS管的栅极相连，所述第四非门的输入端电连接于所述第三非门的输出端与所述第五非门的输入端之间，所述第一NMOS管的栅极和源极之间电连接有一栅极钳位单元，所述第一NMOS管的源极经一第一电阻后与所述信号输出端相连，所述第一PMOS管的漏极与所述第一NMOS管的源极相连，所述第一PMOS管的源极和所述第一NMOS管的漏极均与所述电压正极端相连，所述第一PMOS管的栅极与所述第三非门的输出端相连。

3.根据权利要求2所述的三相电机驱动电路，其特征在于，所述栅极钳位单元包括第三NMOS管和稳压二极管，所述第三NMOS管的漏极和所述稳压二极管的阴极均与所述第一NMOS管的栅极相连，所述第三NMOS管的源极和所述稳压二极管的阳极均与所述第一NMOS管的源极相连，所述第一NMOS管的栅极和所述第一NMOS管的源极分别通过第四电阻和第五电阻后与所述第三NMOS管的栅极相连。

4.根据权利要求2所述的三相电机驱动电路，其特征在于，所述有源钳位单元包括第四NMOS管和第五NMOS管，所述第四NMOS管的源极和所述第五NMOS管的源极均与所述电压负极端相连，所述第四NMOS管的漏极和所述第五NMOS管的栅极均与所述电压正极端相连，所述第五NMOS管的漏极与所述信号输出端相连，所述第四NMOS管的栅极与欠压保护端相连。

5.根据权利要求2所述的三相电机驱动电路，其特征在于，所述信号输出端和所述电压负极端分别与一第三电阻的两端相连，所述信号输出端和所述电压正极端分别与一第一二极管的阳极和阴极相连，所述信号输出端和所述电压负极端分别与一第二二极管的阴极和阳极相连，所述第二二极管、所述第三电阻及所述有源钳位单元并联。

6.根据权利要求2所述的三相电机驱动电路，其特征在于，所述第一SR锁存器包括二与非门，每一所述与非门的其中一输入端分别与另一所述与非门的输出端相连，其中一所述与非门的另一输入端作为所述第一SR锁存器的置位端，且该与非门的输出端作为所述第一SR锁存器的正输出端，另一所述与非门的另一输入端作为所述第一SR锁存器的复位端。

7.根据权利要求1所述的三相电机驱动电路，其特征在于，所述控制驱动模块还包括峰值过流保护电路、第一过压欠压保护电路和报错指示电路，所述峰值过流保护电路分别与所述死区时间控制电路和所述报错指示电路电连接，所述峰值过流保护电路包括锁存器延时电路和比较器，所述比较器的同相输入端作为所述峰值过流保护电路的过流检测输入端，所述比较器的输出端经一输入噪声滤波器后与所述锁存器延时电路的输入端相连，所述锁存器延时电路的输出端经一或门后与所述死区时间控制电路相连，所述或门的第一输入端与所述第一过压欠压保护电路的输出端相连，所述或门的输出端与一开关管的控制端相连，所述开关管的输出端与所述报错指示电路的故障指示端相连。

8.根据权利要求7所述的三相电机驱动电路，其特征在于，所述锁存器延时电路包括有或非门、第二SR锁存器和延时单元，所述输入噪声滤波器的输出端分别与所述或非门的第一输入端和所述第二SR锁存器的置位端相连，所述或非门的输出端与所述第二SR锁存器的复位端相连，所述第二SR锁存器的正输出端分别与所述延时单元的输入端和所述或门的第二输入端相连，所述延时单元的输出端经一第六非门后与所述或非门的第二输入端相连。

9.根据权利要求1所述的三相电机驱动电路，其特征在于，所述高侧驱动模块还包括第二过压欠压保护电路，所述第二过压欠压保护电路与所述高侧驱动电路电连接。

...

【技术特征摘要】

1.一种三相电机驱动电路，其特征在于，包括：

2.根据权利要求1所述的三相电机驱动电路，其特征在于，所述三相低侧驱动电路包括三个低侧驱动电路，每个所述高侧驱动电路和所述低侧驱动电路均包括信号输入端、信号输出端、电压正极端、电压负极端、第一sr锁存器、第一非门、第一pmos管、第一nmos管和第二nmos管，所述信号输入端与所述第一sr锁存器的置位端相连，所述信号输入端依序经第二非门、第三非门和第五非门后与所述第一sr锁存器的复位端相连，所述第一sr锁存器的正输出端经所述第一非门后与所述第二nmos管的栅极相连，所述第二nmos管的源极与所述电压负极端相连，所述第二nmos管的漏极经一第二电阻后与所述信号输出端相连，所述第二电阻与所述信号输出端之间与一有源钳位单元的一端相连，所述有源钳位单元的另一端电连接于所述第二nmos管的源极和所述电压负极端之间；所述第三非门的输出端经一第四非门后与所述第一nmos管的栅极相连，所述第四非门的输入端电连接于所述第三非门的输出端与所述第五非门的输入端之间，所述第一nmos管的栅极和源极之间电连接有一栅极钳位单元，所述第一nmos管的源极经一第一电阻后与所述信号输出端相连，所述第一pmos管的漏极与所述第一nmos管的源极相连，所述第一pmos管的源极和所述第一nmos管的漏极均与所述电压正极端相连，所述第一pmos管的栅极与所述第三非门的输出端相连。

3.根据权利要求2所述的三相电机驱动电路，其特征在于，所述栅极钳位单元包括第三nmos管和稳压二极管，所述第三nmos管的漏极和所述稳压二极管的阴极均与所述第一nmos管的栅极相连，所述第三nmos管的源极和所述稳压二极管的阳极均与所述第一nmos管的源极相连，所述第一nmos管的栅极和所述第一nmos管的源极分别通过第四电阻和第五电阻后与所述第三nmos管的栅极相连。

4.根据权利要求2所述的三相电机驱动电路，其特征在于，所述有源钳位单元包括第四nmos管和第五nmos管，所述第四nmos管的源极和所述第五nmos管的源极均与所述电压负极端相连，所述第四nmos管的漏极和所述第五nmos管的栅极均与所述电压正极端相连，所述第五nmos管的漏极与所...

【专利技术属性】
技术研发人员：张飞龙，艾育林，裘三君，
申请(专利权)人：深圳市瑞之辰科技有限公司，
类型：新型
国别省市：