【技术实现步骤摘要】
本专利技术涉及发光二极管，尤其涉及一种micro-led阵列及其制备方法。
技术介绍
1、micro-led是继lcd、oled之后的新一代显示技术，其具有高亮度、高显示密度、响应时间短、色彩丰富等众多优点。当前，基于巨量转移技术的micro-led显示技术已经进入小规模试产阶段，技术路线上的可行性为micro-led显示技术的发展提供了强大的驱动力。然而，micro-led显示屏的制造成本过高，使其当下难以直接被广大消费者所接受。如何有效降低micro-led的制造成本是该技术能否获得大规模推广的核心因素。
2、单片集成技术被视为制备小尺寸、高ppi的micro-led显示屏的最佳方式之一。该方法需要在一片晶圆上雕刻出micro-led芯片阵列，并将阴极和阳极金属层、钝化保护层先后制备上去。然而实验表明，蒸镀的金属层与micro-led凸台的边缘角度关系密切：micro-led阵列边缘角度过大，金属层容易在凸台边缘断裂；micro-led阵列边缘角度过小，有效发光面积减小，芯片性能下降。理想状况下，micro-led阵列边缘角度控制在70度至74度范围内可以使两方面达到较好的平衡。
3、为了制备这种特定角度范围内的micro-led阵列，传统的做法是使用高精度的光刻胶做掩膜，再利用icp刻蚀出micro-led凸台。然而该技术方案存在两个弊端：第一，这类高精度光刻胶价格昂贵，增加了micro-led的生产成本；第二，光刻胶性能受烘烤温度及时间的影响较大，工业量产中难以刻蚀出稳定的理想侧壁角度，降低了制造
技术实现思路
1、本专利技术所要解决的技术问题在于，提供一种micro-led阵列及其制备方法，其可提升发光面积，重复性良好，可靠性高，且成本低。
2、为了解决上述技术问题，本专利技术提供了一种micro-led阵列的制备方法，其包括以下步骤：
3、s1、提供外延片，所述外延片包括衬底和依次层叠于所述衬底上的n型半导体层、mqw层和p型半导体层；所述外延片的厚度为4μm~8μm，所述n型半导体层、mqw层和p型半导体层的总厚度为250nm~600nm；
4、s2、在所述外延片上形成第一掩膜层；
5、s3、刻蚀所述第一掩膜层，形成多个暴露所述p型半导体层的第一刻蚀坑，所述第一刻蚀坑的侧壁与所述p型半导体层之间的夹角为40°~45°；
6、s4、沿所述第一刻蚀坑对所述p型半导体层、mqw层进行刻蚀，形成暴露所述n型半导体层的第二刻蚀坑，所述第二刻蚀坑的侧壁与所述n型半导体层之间的夹角为70°~74°；
7、s5、去除所述第一掩膜层；
8、s6、在步骤s5所得到的外延片上形成第二掩膜层；
9、s7、对所述第二掩膜层进行刻蚀，形成多个暴露所述n型半导体层的第三刻蚀坑，所述第三刻蚀坑的侧壁与所述n型半导体层之间的夹角为40°~45°；
10、s8、沿所述第三刻蚀坑对所述n型半导体层进行刻蚀，形成暴露所述衬底的第四刻蚀坑，所述第四刻蚀坑的侧壁与所述衬底之间的夹角为70°~74°；
11、s9、去除所述第二掩膜层；
12、s10、在步骤s9得到外延片上形成第一钝化层、阴性金属层、阳性金属层和第二钝化层，即得到micro-led阵列成品；
13、其中，所述第一钝化层覆盖所述第四刻蚀坑，所述阴性金属层与所述n型半导体层电连接，所述阳性金属层与所述p型半导体层电连接，所述阴性金属层、阳性金属层均延伸至所述第四刻蚀坑。
14、作为上述技术方案的改进，对所述p型半导体层、mqw层的刻蚀速率为对所述第一掩膜层的刻蚀速率的3倍~6倍；
15、对所述n型半导体层的刻蚀速率为对所述第二掩膜层的刻蚀速率的3倍~6倍。
16、作为上述技术方案的改进，对所述p型半导体层、mqw层的刻蚀速率为对所述第一掩膜层的刻蚀速率的5倍；
17、对所述n型半导体层的刻蚀速率为对所述第二掩膜层的刻蚀速率的5倍。
18、作为上述技术方案的改进，步骤s2中，通过pecvd沉积第一掩膜层，其沉积速率为4å/s~6å/s；所述第一掩膜层为sio2层，其厚度为200nm~400nm；
19、步骤s3中，通过icp刻蚀工艺对所述第一掩膜层进行刻蚀；其中，上功率为700w~1200w，下功率为300w~600w，工作气压为60pa~120pa，刻蚀温度为15℃~30℃；刻蚀所采用的气体为ar、bcl3和cf4的混合气体，且ar、bcl3、cf4的流量比为1:0.8:3~1:1.5:10。
20、作为上述技术方案的改进，步骤s6中，通过pecvd沉积第二掩膜层，其沉积速率为4å/s~6å/s；所述第二掩膜层为sio2层，其厚度为1μm~3.2μm；
21、步骤s7中，通过icp刻蚀工艺对所述第二掩膜层进行刻蚀；其中，上功率为700w~1200w，下功率为300w~600w，工作气压为60pa~120pa，刻蚀温度为15℃~30℃；刻蚀所采用的气体为ar、bcl3和cf4的混合气体，且ar、bcl3、cf4的流量比为1:0.8:3~1:1.5:10。
22、作为上述技术方案的改进，步骤s4中，通过icp刻蚀工艺对所述p型半导体层、mqw层进行刻蚀；其中，上功率为300w~350w，下功率为150w~200w，工作气压为60pa~120pa，刻蚀温度为15℃~30℃；刻蚀所采用的气体为ar和cl2的混合气体，且ar和cl2的流量比为1:1~1:2。
23、作为上述技术方案的改进，步骤s9中，通过icp刻蚀工艺对所述n型半导体层进行刻蚀；其中，上功率为300w~350w，下功率为150w~200w，工作气压为60pa~120pa，刻蚀温度为15℃~30℃；刻蚀所采用的气体为ar和cl2的混合气体，且ar和cl2的流量比为1:1~1:2。
24、作为上述技术方案的改进，步骤s3包括：
25、s31、在所述第一掩膜层上形成第一正性光刻胶层；其厚度为3μm~4μm；
26、s32、曝光显影去除第一预设区域的第一正性光刻胶层，并暴露第一预设区域的第一掩膜层；
27、s33、对暴露的第一掩膜层进行刻蚀，形成多个暴露所述p型半导体层的第一刻蚀坑；
28、s34、去除所述第一正性光刻胶层。
29、作为上述技术方案的改进，步骤s7包括：
30、s71、在所述第二掩膜层上形成第二正性光刻胶层；其厚度为3μm~4μm；
31、s72、曝光显影去除第二预设区域的第二正性光刻胶层，并暴露第二预设区域的第二掩膜层；
32、s73、对暴露的第二掩膜层进行刻蚀，形成多个暴露所述衬底的第三刻蚀坑；
本文档来自技高网...
【技术保护点】
1.一种Micro-LED阵列的制备方法，其特征在于，包括以下步骤：
2.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，对所述P型半导体层、MQW层的刻蚀速率为对所述第一掩膜层的刻蚀速率的3倍~6倍；
3.如权利要求1或2所述的Micro-LED阵列的制备方法，其特征在于，对所述P型半导体层、MQW层的刻蚀速率为对所述第一掩膜层的刻蚀速率的5倍；
4.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，步骤S2中，通过PECVD沉积第一掩膜层，其沉积速率为4Å/s~6Å/s；所述第一掩膜层为SiO2层，其厚度为200nm~400nm；
5.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，步骤S6中，通过PECVD沉积第二掩膜层，其沉积速率为4Å/s~6Å/s；所述第二掩膜层为SiO2层，其厚度为1μm~3.2μm；
6.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，步骤S4中，通过ICP刻蚀工艺对所述P型半导体层、MQW层进行刻蚀；其中，上功率为300W~3
7.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，步骤S9中，通过ICP刻蚀工艺对所述N型半导体层进行刻蚀；其中，上功率为300W~350W，下功率为150W~200W，工作气压为60Pa~120Pa，刻蚀温度为15℃~30℃；刻蚀所采用的气体为Ar和Cl2的混合气体，且Ar和Cl2的流量比为1:1~1:2。
8.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，步骤S3包括：
9.如权利要求1所述的Micro-LED阵列的制备方法，其特征在于，步骤S7包括：
10.一种Micro-LED阵列，其特征在于，由如权利要求1~9任一项所述的Micro-LED阵列的制备方法制备而得。
...【技术特征摘要】
1.一种micro-led阵列的制备方法，其特征在于，包括以下步骤：
2.如权利要求1所述的micro-led阵列的制备方法，其特征在于，对所述p型半导体层、mqw层的刻蚀速率为对所述第一掩膜层的刻蚀速率的3倍~6倍；
3.如权利要求1或2所述的micro-led阵列的制备方法，其特征在于，对所述p型半导体层、mqw层的刻蚀速率为对所述第一掩膜层的刻蚀速率的5倍；
4.如权利要求1所述的micro-led阵列的制备方法，其特征在于，步骤s2中，通过pecvd沉积第一掩膜层，其沉积速率为4å/s~6å/s；所述第一掩膜层为sio2层，其厚度为200nm~400nm；
5.如权利要求1所述的micro-led阵列的制备方法，其特征在于，步骤s6中，通过pecvd沉积第二掩膜层，其沉积速率为4å/s~6å/s；所述第二掩膜层为sio2层，其厚度为1μm~3.2μm；
6.如权利要求1所述的micro-led阵列的制备方法，其特征在于，步骤s4中，通过i...
【专利技术属性】
技术研发人员：茹浩，张星星，林潇雄，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。