System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请实施例涉及计算机,具体涉及一种先进先出数据缓存器、数据处理方法及相关设备。
技术介绍
1、随着集成电路的发展和工艺提升,芯片的集成度也在不断提升,使得芯片实现的功能更多,逻辑容量也更大。但是,随着多个芯片之间的通信越来越多,数据处理的过程越来越复杂,不同部件或者芯片之间的数据处理机制以及数据访问效率存在较大差异,限制了多个芯片之间的数据传输效率。为了应对上述问题,通常需要在特定的逻辑节点上增加数据暂存点,例如,采用ram(random access memory,随机存取存储器)搭建fifo(firstinput first output,先进先出缓存器)存储体作为数据暂存点。
2、因此,如何优化先进先出数据缓存器的数据处理方案,以提高数据传输效率,成为了本领域技术人员亟需解决的技术问题。
技术实现思路
1、有鉴于此,本申请实施例提供一种先进先出数据缓存器、数据处理方法及相关设备,以实现提高数据传输效率。
2、第一方面,本申请实施例提供一种先进先出数据缓存器,至少包括:读写控制模块、存储模块和数据选通模块,其中,所述先进先出数据缓存器的输入端连接至数据选通模块和存储模块,所述先进先出数据缓存器的输出端连接至数据选通模块;所述读写控制模块连接至存储模块和数据选通模块;
3、所述数据选通模块包括第一寄存器和第二寄存器,其中,所述第一寄存器的数据用于传输至所述先进先出数据缓存器的输出端;
4、所述读写控制模块用于将所述先进先出数据缓存
5、可选的,所述读写控制模块还用于:
6、在所述第一寄存器的数据被读取后,若所述第二寄存器为非空,将所述第二寄存器中的待读取数据传输至所述第一寄存器;并且,若所述存储模块为非空,将所述存储模块中的待读取数据传输至所述第二寄存器。
7、可选的,所述读写控制模块还用于:
8、在所述第一寄存器的数据被读取后,若所述第二寄存器为空,且所述存储模块为非空,将所述存储模块中的待读取数据依序传输至所述第一寄存器和所述第二寄存器。
9、可选的,还包括:校验码生成模块和校验模块,所述校验码生成模块用于生成输入端输入的数据的校验标识;所述校验模块用于验证所述数据选通模块输出至输出端的数据的校验标识是否准确;
10、其中,所述先进先出数据缓存器的输入端输入的数据,基于所述校验码生成模块,连接至所述数据选通模块和所述存储模块;所述第一寄存器的数据,基于所述校验模块,传输至所述先进先出数据缓存器的输出端。
11、第二方面,本申请实施例提供一种数据处理方法,应用于如上述第一方面所述的先进先出数据缓存器,所述方法包括:
12、执行待读取数据的写入任务时,输入端输入的待读取数据优先写入数据选通模块的第一寄存器;在所述第一寄存器存储有未被读取的待读取数据时,输入端输入的待读取数据写入数据选通模块的第二寄存器;在所述第二寄存器存储有未被读取的待读取数据时,输入端输入的待读取数据写入存储模块;
13、执行待读取数据的读取任务时,将所述第一寄存器中的数据传输至输出端。
14、可选的,所述执行待读取数据的读取任务时,还包括:
15、在所述第一寄存器的数据被读取后,若所述第二寄存器为非空,将所述第二寄存器中的待读取数据传输至所述第一寄存器;并且,若所述存储模块为非空,将所述存储模块中的待读取数据传输至所述第二寄存器。
16、可选的,还包括:
17、在所述第一寄存器的数据被读取后,若所述第二寄存器为空,且所述存储模块为非空,将所述存储模块中的待读取数据依序传输至所述第一寄存器和所述第二寄存器。
18、可选的,所述执行待读取数据的写入任务时,输入端输入的待读取数据,存储至数据选通模块的第一寄存器之前,或者,存储至数据选通模块的第二寄存器之前,或者,存储至存储模块之前,还包括:
19、将待读取数据传输至校验码生成模块,以使所述校验码生成模块为所述待读取数据生成校验标识。
20、可选的,所述执行待读取数据的读取任务时,将所述第一寄存器中的数据传输至输出端之前,还包括:
21、将所述第一寄存器中的数据传输至校验模块,以使所述校验模块验证数据的校验标识是否准确,以在验证数据的校验标识准确时,将数据传输至输出端。
22、第三方面,本申请实施例提供一种芯片,包括如上述第一方面所述的先进先出数据缓存器。
23、第四方面,本申请实施例提供一种电子设备,至少包括如上述第三方面所述的芯片。
24、本申请实施例所提供的先进先出数据缓存器至少包括读写控制模块、存储模块和数据选通模块,其中,所述先进先出数据缓存器的输入端连接至数据选通模块和存储模块,所述先进先出数据缓存器的输出端连接至数据选通模块;所述读写控制模块连接至存储模块和数据选通模块;所述数据选通模块包括第一寄存器和第二寄存器,其中,所述第一寄存器的数据用于传输至所述先进先出数据缓存器的输出端;所述读写控制模块用于将所述先进先出数据缓存器的输入端的待读取数据,优先写入所述第一寄存器;在所述第一寄存器存储有未被读取的待读取数据时,将所述先进先出数据缓存器的输入端的待读取数据写入所述第二寄存器;在所述第二寄存器存储有未被读取的待读取数据时,将所述先进先出数据缓存器的输入端的待读取数据写入所述存储模块。
25、可以看出,本申请实施例提供的先进先出数据缓存器进行数据处理时,根据存储的优先顺序执行数据的写入任务,将数据优先写入用于传输数据至输出端的第一寄存器,并在第一寄存器存储有未被读取的待读取数据时,则将数据写入数据选通模块的第二寄存器,而在第二寄存器也存储有未被读取的待读取数据时,才会将数据写入存储模块,从而使得数据被读出的流程中,可以直接执行自第一寄存器中进行数据的读取流程,而不必等待存储模块中的数据依次读入数据选通模块的寄存器之后再进行,从而降低了数据传输延迟,提高了数据传输效率。
本文档来自技高网...【技术保护点】
1.一种先进先出数据缓存器,其特征在于,至少包括:读写控制模块、存储模块和数据选通模块,其中,所述先进先出数据缓存器的输入端连接至数据选通模块和存储模块,所述先进先出数据缓存器的输出端连接至数据选通模块;所述读写控制模块连接至存储模块和数据选通模块;
2.根据权利要求1所述的先进先出数据缓存器,其特征在于,所述读写控制模块还用于:
3.根据权利要求2所述的先进先出数据缓存器,其特征在于,所述读写控制模块还用于:
4.根据权利要求1所述的先进先出数据缓存器,其特征在于,还包括:校验码生成模块和校验模块,所述校验码生成模块用于生成输入端输入的数据的校验标识;所述校验模块用于验证所述数据选通模块输出至输出端的数据的校验标识是否准确;
5.一种数据处理方法,其特征在于,应用于如权利要求1-4任一项所述的先进先出数据缓存器,所述方法包括:
6.根据权利要求5所述的方法,其特征在于,所述执行待读取数据的读取任务时,还包括:
7.根据权利要求6所述的数据处理方法,其特征在于,还包括:
8.根据权利要求5所述的数
9.根据权利要求5所述的数据处理方法,其特征在于,所述执行待读取数据的读取任务时,将所述第一寄存器中的数据传输至输出端之前,还包括:
10.一种芯片,其特征在于,包括如权利要求1-4任一项所述的先进先出数据缓存器。
11.一种电子设备,其特征在于,至少包括如权利要求10所述的芯片。
...【技术特征摘要】
1.一种先进先出数据缓存器,其特征在于,至少包括:读写控制模块、存储模块和数据选通模块,其中,所述先进先出数据缓存器的输入端连接至数据选通模块和存储模块,所述先进先出数据缓存器的输出端连接至数据选通模块;所述读写控制模块连接至存储模块和数据选通模块;
2.根据权利要求1所述的先进先出数据缓存器,其特征在于,所述读写控制模块还用于:
3.根据权利要求2所述的先进先出数据缓存器,其特征在于,所述读写控制模块还用于:
4.根据权利要求1所述的先进先出数据缓存器,其特征在于,还包括:校验码生成模块和校验模块,所述校验码生成模块用于生成输入端输入的数据的校验标识;所述校验模块用于验证所述数据选通模块输出至输出端的数据的校验标识是否准确;
5.一种数据处理方法,其特征在于,应用于如权利要求1-4任一项所述的先...
【专利技术属性】
技术研发人员:宋新亮,
申请(专利权)人:海光信息技术股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。