System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请的实施例涉及半导体器件及其形成方法和存储器电路。
技术介绍
1、半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic,其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中,功能密度(即,每芯片面积的互连器件的数量)普遍增大,而几何尺寸(即,可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增加了处理和制造ic的复杂性。
技术实现思路
1、本申请的一些实施例提供了一种半导体器件,包括:第一半导体纳米结构的第一堆叠件;第二半导体纳米结构的第二堆叠件,位于所述第一半导体纳米结构的第一堆叠件上;第一半导体纳米结构的第三堆叠件,邻近所述第一堆叠件;第一栅极结构,包裹所述第一堆叠件和所述第二堆叠件;第二栅极结构,包裹所述第三堆叠件;栅极隔离结构,位于所述第一栅极结构和所述第二栅极结构之间;介电层,位于所述第二栅极结构上并且横向邻接所述栅极隔离结构;以及通孔,所述通孔包括:第一部分,所述第一部分在第一方向上延伸,所述第一部分位于所述第一栅极结构、所述栅极隔离结构和所述介电层上;以及第二部分,所述第二部分在横向于所述第一方向的第二方向上延伸。
2、本申请的另一些实施例提供了一种形成半导体器件的方法,包括:在衬底上方形成纳米结构沟道的第一垂直堆叠件、纳米结构沟道的第二垂直堆叠件、纳米结构沟道的第三垂直堆叠件和纳米结构沟道的第四垂直堆叠件,所述第二垂直堆叠件位于所
3、本申请的又一些实施例提供了一种存储器电路,包括:第一上拉晶体管,具有纳米结构沟道的第一堆叠件;第一下拉晶体管,包括:纳米结构沟道的第二堆叠件,位于所述第一堆叠件上;以及漏电极,耦合至所述第一上拉晶体管的漏电极;第二上拉晶体管,具有栅电极;第一传输门晶体管,包括:纳米结构沟道的第三堆叠件,与所述第一堆叠件和所述第二堆叠件横向分隔开;栅电极;以及漏电极,耦合至所述第一上拉晶体管和所述第一下拉晶体管的漏电极;以及通孔,所述通孔包括:第一部分,所述第一部分在第一方向上延伸,所述第一部分位于所述栅电极上;以及第二部分,所述第二部分在横向于所述第一方向的第二方向上延伸,所述第二部分位于所述第一上拉晶体管、所述第一下拉晶体管和所述第一传输门晶体管的漏电极上。
本文档来自技高网...【技术保护点】
1.一种半导体器件,包括:
2.根据权利要求1所述的半导体器件,其中,所述第一部分沿所述第一方向与所述第三堆叠件部分重叠。
3.根据权利要求1所述的半导体器件,其中,所述第一部分沿所述第一方向延伸越过所述第三堆叠件。
4.根据权利要求1所述的半导体器件,其中,所述通孔电连接至第一上拉晶体管的漏极区域并且电连接至第二上拉晶体管的栅电极,所述栅电极包括所述第一栅极结构。
5.根据权利要求4所述的半导体器件,其中,所述第一部分与所述栅电极重叠,并且所述第二部分与所述漏极区域重叠。
6.根据权利要求1所述的半导体器件,其中,所述通孔在所述第一方向上具有高度,并且在所述第二方向上具有宽度,并且所述高度与所述宽度的比率在1至2的范围内。
7.根据权利要求1所述的半导体器件,还包括:
8.根据权利要求7所述的半导体器件,还包括:
9.一种形成半导体器件的方法,包括:
10.一种存储器电路,包括:
【技术特征摘要】
1.一种半导体器件,包括:
2.根据权利要求1所述的半导体器件,其中,所述第一部分沿所述第一方向与所述第三堆叠件部分重叠。
3.根据权利要求1所述的半导体器件,其中,所述第一部分沿所述第一方向延伸越过所述第三堆叠件。
4.根据权利要求1所述的半导体器件,其中,所述通孔电连接至第一上拉晶体管的漏极区域并且电连接至第二上拉晶体管的栅电极,所述栅电极包括所述第一栅极结构。
5.根据权利要求4所述的半导体器...
【专利技术属性】
技术研发人员:廖翊博,蔡劲,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。