System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 用于静态随机存取内存的输出控制接口制造技术_技高网

用于静态随机存取内存的输出控制接口制造技术

技术编号:40271163 阅读:11 留言:0更新日期:2024-02-02 22:57
本发明专利技术公开一种用于静态随机存取内存的输出控制接口。输出控制接口包括SRAM控制检测器和SRAM数据控制器。SRAM控制检测器接收输入SRAM的控制信号,并判断控制信号是否稳定,并对应输出指示信号。SRAM数据控制器接收指示信号和SRAM控制检测器输出的SRAM输出数据信号,并依据指示信号输出输出数据信号。其中,响应于判断该控制信号并未稳定,SRAM数据控制器对应输出具有预设值的输出数据信号。响应于判断该控制信号已经稳定,SRAM数据控制器对应输出SRAM输出数据信号作为输出数据信号。

【技术实现步骤摘要】

本专利技术涉及一种输出控制接口及输出控制方法,特别是涉及一种用于静态随机存取内存的输出控制接口及输出控制方法。


技术介绍

1、在asic设计中静态随机存取内存(static random access memory,sram)被广泛的使用。一般而言,在sram中,外部电路通过控制信号控制对sram进行读操作或写操作。由于sram属于挥发性内存,当电源停止供应时,sram储存的数据会消失。因此,当系统上电后,sram内部的数据是不可预期的。此外,在上电过程中,频率信号和控制信号尚未稳定前,也可能会造成sram输出不稳定,进而影响相关电路的运作。

2、在集成电路设计中的电路布局后仿真(post-layout simulation)阶段,上述的非预期输出在模拟过程中会被视为未知并且向后传递,造成模拟结果失败,在此阶段,除错通常需要花费大量时间来追踪网表(netlist),修正错误后也需要较长的时间重新执行闸位准模拟(gate-level simulation),造成不必要的除错时间。


技术实现思路

1、本专利技术所要解决的技术问题在于,针对现有技术的不足提供一种用于静态随机存取内存的输出控制接口及输出控制方法。

2、为了解决上述的技术问题,本专利技术所采用的其中一种技术方案是提供一种输出控制接口,适用于静态随机存取内存(static random access memory,sram),其包括sram控制检测器和sram数据控制器。sram控制检测器,接收输入该sram的控制信号,并被配置为判断该控制信号是否稳定,并对应输出指示信号。sram数据控制器,被配置为接收该指示信号和该sram控制检测器输出的sram输出数据信号并依据该指示信号输出输出数据信号。其中,响应于判断该控制信号并未稳定,该sram控制检测器输出该指示信号以指示该控制信号并未稳定,该sram数据控制器对应输出具有预设值的该输出数据信号。其中,响应于判断该控制信号已经稳定,该sram控制检测器输出该指示信号以指示该控制信号已经稳定,该sram数据控制器对应输出该sram输出数据信号作为该输出数据信号。

3、为了解决上述的技术问题,本专利技术所采用的另外一种技术方案是提供一种输出控制方法,适用于静态随机存取内存(static random access memory,sram),其包括:配置sram数据控制器接收该指示信号和该sram输出的sram输出数据信号;配置sram控制检测器接收输入该sram的控制信号,并判断该控制信号是否稳定,并对应输出指示信号;响应于判断该控制信号并未稳定,配置该sram控制检测器输出该指示信号以指示该控制信号并未稳定,且配置该sram数据控制器依据该指示信号对应输出具有预设值的该输出数据信号;以及响应于判断该控制信号已经稳定,该sram控制检测器输出该指示信号以指示该控制信号已经稳定,且配置该sram数据控制器依据该指示信号对应输出该sram输出数据信号作为该输出数据信号。

4、本专利技术的有益效果在于,本专利技术所提供的用于静态随机存取内存的输出控制接口及输出控制方法,可通过更好的控制方式消除sram尚未被使用前输出不稳定造成的影响,特别是可以在电路布局后仿真阶段中降低不必要的除错时间。

5、为使能更进一步了解本专利技术的特征和
技术实现思路
,请参阅以下有关本专利技术的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本专利技术加以限制。

本文档来自技高网...

【技术保护点】

1.一种输出控制接口,适用于静态随机存取内存,其特征在于,所述输出控制接口包括:

2.如权利要求1所述的输出控制接口,其特征在于,所述SRAM控制检测器包括有限状态机电路。

3.如权利要求1所述的输出控制接口,其特征在于,所述SRAM数据控制器包括组合逻辑电路。

4.如权利要求1所述的输出控制接口,其特征在于,所述SRAM控制检测器通过检测所述控制信号是否在写操作之后出现第一次读操作以判断所述控制信号是否已经稳定。

5.如权利要求1所述的输出控制接口,其特征在于,所述SRAM控制检测器进一步接收系统重置信号和输入所述SRAM的第一频率信号,且被配置为在判断所述控制信号是否稳定之前先判断所述系统重置信号是否稳定,

6.如权利要求5所述的输出控制接口,其特征在于,在判断所述系统重置信号已经稳定后,但尚未判断所述控制信号是否稳定前,所述SRAM控制检测器输出所述指示信号以指示所述SRAM数据控制器输出具有所述预设值的所述输出数据信号。

7.如权利要求5所述的输出控制接口,其特征在于,所述SRAM控制检测器进一步接收第二频率信号,且被配置为通过所述第二频率信号检测所述系统重置信号是否稳定。

8.如权利要求7所述的输出控制接口,其特征在于,所述第二频率信号的频率高于所述第一频率信号。

9.如权利要求7所述的输出控制接口,其特征在于,所述SRAM控制检测器被配置为进一步在进入系统上电状态并经过预定时间后,判断所述系统重置信号是否稳定。

10.如权利要求9所述的输出控制接口,其特征在于,所述SRAM控制检测器进一步接收电源重置信号,且被配置为依据所述电源重置信号判断是否进入所述系统上电状态,以及依据所述第二频率信号判断是否经过所述预定时间。

...

【技术特征摘要】

1.一种输出控制接口,适用于静态随机存取内存,其特征在于,所述输出控制接口包括:

2.如权利要求1所述的输出控制接口,其特征在于,所述sram控制检测器包括有限状态机电路。

3.如权利要求1所述的输出控制接口,其特征在于,所述sram数据控制器包括组合逻辑电路。

4.如权利要求1所述的输出控制接口,其特征在于,所述sram控制检测器通过检测所述控制信号是否在写操作之后出现第一次读操作以判断所述控制信号是否已经稳定。

5.如权利要求1所述的输出控制接口,其特征在于,所述sram控制检测器进一步接收系统重置信号和输入所述sram的第一频率信号,且被配置为在判断所述控制信号是否稳定之前先判断所述系统重置信号是否稳定,

6.如权利要求5所述的输出控制接口,其特征在于,在判断所述系统重置信号已经稳定后,但尚未判断所述控制...

【专利技术属性】
技术研发人员:吴国吉
申请(专利权)人:瑞昱半导体股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1