【技术实现步骤摘要】
本专利技术涉及时间统一,特别是涉及一种irig-b(ac)码的解调方法。
技术介绍
1、传统对irig-b(ac)的解调方式主要是fpga+arm+滤波电路+过零检测等电路,将输入的irig-b(ac)交流信号变成irig-b(dc)直流信号后再进行解码。通过这种方式转换后输出irig-b(dc)信号抖动大,导致后级将irig-b(dc)解调出1pps和时码信号的误差较大(pps抖动在微妙级别)。随着科技发展,现对irig-b(ac)的解调精度也有了更高的需求,传统的将交流信号转换成直流信号的方式已经不能满足指标要求。
技术实现思路
1、本专利技术的目的在于克服现有技术的不足,提供一种irig-b(ac)码的解调方法,以提升irig-b(ac)交流信号的解调精度。
2、本专利技术的目的是通过以下技术方案来实现的:
3、一种irig-b(ac)码的解调方法,采用的irig-b(ac)码数字解调电路包括依次连接的irig-b(ac)输入接口、前级滤波电路、高速adc采样
...【技术保护点】
1.一种IRIG-B(AC)码的解调方法,其特征在于:采用的IRIG-B(AC)码数字解调电路包括依次连接的IRIG-B(AC)输入接口、前级滤波电路、高速ADC采样芯片和DSP处理器;所述的高速ADC采样芯片和DSP处理器均支持并行数据通信;
2.根据权利要求1所述的一种IRIG-B(AC)码的解调方法,其特征在于:DSP处理器的芯片型号为TMS320C6748,采用外部稳定10MHz作为系统时钟。
3.根据权利要求1所述的一种IRIG-B(AC)码的解调方法,其特征在于:所述的定时器TIMER1配置为100MHz工作时钟,定时器TIMER1
...【技术特征摘要】
1.一种irig-b(ac)码的解调方法,其特征在于:采用的irig-b(ac)码数字解调电路包括依次连接的irig-b(ac)输入接口、前级滤波电路、高速adc采样芯片和dsp处理器;所述的高速adc采样芯片和dsp处理器均支持并行数据通信;
2.根据权利要求1所述的一种irig-b(ac)码的解调方法,其特征在于:dsp处理器的芯片型号为tms320c6748,采用外部稳定10mhz作为系统时钟。
3.根据权利要求1所述的一种irig-b(ac)码的解调方法,其特征在于:所述的定时器timer1配置为100mhz工作时钟,定时器timer1还拥有pwm功能。
4.根据权利要求1所述的一种irig-b(ac)码的解调方法,其特征在于:所述的定时器timer2配置为50mhz工作时钟,用于每1us产生溢出中断,触发dsp处理器读取高速adc采样芯片的采样数据。
5.根据权利要求1所述的一种irig-b(ac)码的解调方法,其特征在于:所述的步骤s3的具体过程为:
6.根据权利要求5所述的一种ir...
【专利技术属性】
技术研发人员:张煜,张中正,龚令,岳烈超,
申请(专利权)人:成都通航科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。