System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 阵列基板母板和阵列基板的测试方法技术_技高网

阵列基板母板和阵列基板的测试方法技术

技术编号:40245752 阅读:3 留言:0更新日期:2024-02-02 22:42
本申请提供一种阵列基板母板和阵列基板的测试方法;该阵列基板母板上设有测试电路,通过等效晶体管替代相同的薄膜晶体管,无需在阵列基板中对各薄膜晶体管进行测试,且多个等效晶体管的第一电极连接至第一测试端子、多个等效晶体管的第二电极连接至第二测试端子、各等效晶体管的栅极连接至测试晶体管,多个测试晶体管连接至第三测试端子,则可以同时对多个等效晶体管施加老化条件,提高测试效率,且各等效晶体管的栅极连接至一第四测试端子,测试晶体管的第二电极连接至测试晶体管的栅极,仅需要移动栅极对应的探针即可对单个晶体管进行测试,减少了探针切换频次,提高了薄膜晶体管的测试效率。

【技术实现步骤摘要】

本申请涉及显示,尤其是涉及一种阵列基板母板和阵列基板的测试方法


技术介绍

1、随着显示技术的发展,现有显示器件对窄边框的要求较高,因此,现有显示器件会采用goa(gate driver on array,阵列基板行驱动技术)技术取代栅极驱动芯片缩小边框。在实际过程中,发现goa电路中的薄膜晶体管容易发生老化失效,为了提高goa电路的稳定性,现有技术中会对薄膜晶体管进行老化测试。具体的,现有薄膜晶体管的老化测试方法是通过在阵列制程段或者面板制程段将母板裂片为单板,然后采用线下teg(test elementgroup,测试元件组)机台依次对goa电路中的各薄膜晶体管在加光、加热以及电压等加速老化条件下的电性表现。但teg机台上的探针卡仅能同时输入三个信号,因此,在对goa电路中的薄膜晶体管进行测试时,是按照一个薄膜晶体管测试完成后进行下一个薄膜晶体管的测试的顺序进行,在对每一薄膜晶体管进行测试时,需要先施加老化条件,然后进行测试,且相邻薄膜晶体管之间会产生影响,在对另一薄膜晶体管测试时,需要等待前一薄膜晶体管的老化条件对该薄膜晶体管的影响消除,例如在加热条件下,为了避免加热条件的影响,需要等待该薄膜晶体管冷却后测试,且测试相邻薄膜晶体管时,需要频繁切换探针,导致测试周期较长,测试效率较低。

2、所以,现有薄膜晶体管的老化测试过程存在需要对各薄膜晶体管单独施加老化条件,且需要频繁切换探针导致测试效率较低的问题。


技术实现思路

1、本申请实施例提供一种阵列基板母板和阵列基板的测试方法,用以缓解现有薄膜晶体管的老化测试过程存在需要对各薄膜晶体管单独施加老化条件,且需要频繁切换探针导致测试效率较低的问题。

2、本申请实施例提供一种阵列基板母板,该阵列基板母板包括:

3、多个阵列基板,每一所述阵列基板包括多个薄膜晶体管;

4、测试部,设置于相邻所述阵列基板之间;

5、其中,所述测试部设有测试电路,所述测试电路包括多个等效晶体管、多个测试晶体管、第一测试端子、第二测试端子、第三测试端子和多个第四测试端子,所述等效晶体管中各结构在所述薄膜晶体管中对应结构上的投影,与所述薄膜晶体管的结构重合,所述等效晶体管中各结构的材料与所述薄膜晶体管中对应结构的材料相同,多个所述等效晶体管的第一电极连接至第一测试端子,多个所述等效晶体管的第二电极连接至第二测试端子,每一所述等效晶体管的栅极连接至一所述测试晶体管的第一电极,每一所述等效晶体管的栅极连接至一第四测试端子,多个所述测试晶体管的第二电极连接所述第三测试端子,多个所述测试晶体管的第二电极与所述测试晶体管的栅极连接。

6、在一些实施例中,所述薄膜晶体管包括依次设置的第一半导体图案、第一栅极绝缘图案、第一栅极图案、第一层间绝缘图案、第一电极图案和第二电极图案;

7、所述等效晶体管包括依次设置的第二半导体图案、第二栅极绝缘图案、第二栅极图案、第二层间绝缘图案、第三电极图案和第四电极图案;

8、其中,所述第一半导体图案的长度、宽度和厚度分别与所述第二半导体图案的长度、宽度和厚度相等,第一栅极绝缘图案的长度、宽度和厚度分别与所述第二栅极绝缘图案的长度、宽度和厚度相等,所述第一栅极图案的长度、宽度和厚度分别与所述第二栅极图案的长度、宽度和厚度相等,所述第一层间绝缘图案的长度、宽度和厚度分别与所述第二层间绝缘图案的长度、宽度和厚度相等,所述第一电极图案的长度、宽度和厚度分别与所述第三电极图案的长度、宽度和厚度相等,所述第二电极图案的长度、宽度和厚度分别与所述第四电极图案的长度、宽度和厚度相等,且所述薄膜晶体管中各结构的相对位置与所述等效晶体管中对应结构的相对位置相同。

9、在一些实施例中,所述阵列基板包括栅极驱动电路,所述栅极驱动电路包括栅极驱动晶体管,所述等效晶体管中各结构在所述栅极驱动晶体管中对应结构上的投影,与所述栅极驱动晶体管的结构重合,所述等效晶体管中各结构的材料与所述栅极驱动晶体管中对应结构的材料相同。

10、在一些实施例中,所述等效晶体管包括第一等效晶体管和第二等效晶体管,所述第一等效晶体管的结构与所述第二等效晶体管的结构存在不同,和/或所述第一等效晶体管的结构中的长度、宽度和厚度与所述第二等效晶体管的结构中对应的长度、宽度和厚度中的至少一个不同;和/或所述第一等效晶体管的结构的材料与所述第二等效晶体管对应结构的材料不同。

11、在一些实施例中,所述阵列基板包括驱动晶体管和开关晶体管,所述驱动晶体管的结构和所述开关晶体管的结构不同,所述第一等效晶体管中各结构在所述驱动晶体管中对应结构上的投影,与所述驱动晶体管的结构重合,所述第一等效晶体管中各结构的材料与所述驱动晶体管中对应结构的材料相同,所述第二等效晶体管中各结构在所述开关晶体管中对应结构上的投影,与所述开关晶体管的结构重合,所述第二等效晶体管中各结构的材料与所述开关晶体管中对应结构的材料相同。

12、在一些实施例中,所述测试电路包括第一测试电路和第二测试电路,在所述测试电路工作时,所述第一测试电路中的等效晶体管与所述第二测试电路中的等效晶体管的工作电压、工作温度和工作亮度中的至少一个不同。

13、在一些实施例中,所述第一测试电路和所述第二测试电路设置于同一测试部。

14、在一些实施例中,所述阵列基板包括第一阵列基板、第二阵列基板、第三阵列基板和第四阵列基板,所述测试部包括第一测试部和第二测试部,所述第一测试部设置于所述第一阵列基板和所述第二阵列基板之间,所述第二测试部设置于所述第三阵列基板和所述第四阵列基板之间,所述第一测试电路设置于所述第一测试部,所述第二测试电路设置于所述第二测试部。

15、在一些实施例中,相邻所述等效晶体管之间的间距大于或者等于相邻所述薄膜晶体管之间的间距。

16、同时,本申请实施例提供一种阵列基板的测试方法,该阵列基板的测试方法使用如上述实施例任一所述的阵列基板母板对阵列基板进行测试,所述阵列基板的测试方法包括:

17、使用三个探针分别向第一测试端子、第二测试端子和第三测试端子输入等效晶体管对应的薄膜晶体管的工作电压,以对等效晶体管进行老化;

18、将位于第三测试端子上的探针移动至第四测试端子上,并通过位于第一测试端子和第二测试端子上的探测输入测试电压,改变第四测试端子上的探针的电压信号,得到等效晶体管的栅极电压与输出电流的曲线图,确定阵列基板中薄膜晶体管的老化性能。

19、有益效果:本申请提供一种阵列基板母板和阵列基板的测试方法;该阵列基板母板包括多个阵列基板和测试部,每一阵列基板包括多个薄膜晶体管,测试部设置于相邻阵列基板之间,其中,测试部设有测试电路,测试电路包括多个等效晶体管、多个测试晶体管、第一测试端子、第二测试端子、第三测试端子和多个第四测试端子,等效晶体管中各结构在薄膜晶体管中对应结构上的投影,与薄膜晶体管的结构重合,等效晶体管中各结构的材料与薄膜晶体管中对应结构的材本文档来自技高网...

【技术保护点】

1.一种阵列基板母板,其特征在于,包括:

2.如权利要求1所述的阵列基板母板,其特征在于,所述薄膜晶体管包括依次设置的第一半导体图案、第一栅极绝缘图案、第一栅极图案、第一层间绝缘图案、第一电极图案和第二电极图案;

3.如权利要求1所述的阵列基板母板,其特征在于,所述阵列基板包括栅极驱动电路,所述栅极驱动电路包括栅极驱动晶体管,所述等效晶体管中各结构在所述栅极驱动晶体管中对应结构上的投影,与所述栅极驱动晶体管的结构重合,所述等效晶体管中各结构的材料与所述栅极驱动晶体管中对应结构的材料相同。

4.如权利要求1所述的阵列基板母板,其特征在于,所述等效晶体管包括第一等效晶体管和第二等效晶体管,所述第一等效晶体管的结构与所述第二等效晶体管的结构存在不同,和/或所述第一等效晶体管的结构中的长度、宽度和厚度与所述第二等效晶体管的结构中对应的长度、宽度和厚度中的至少一个不同;和/或所述第一等效晶体管的结构的材料与所述第二等效晶体管对应结构的材料不同。

5.如权利要求4所述的阵列基板母板,其特征在于,所述阵列基板包括驱动晶体管和开关晶体管,所述驱动晶体管的结构和所述开关晶体管的结构不同,所述第一等效晶体管中各结构在所述驱动晶体管中对应结构上的投影,与所述驱动晶体管的结构重合,所述第一等效晶体管中各结构的材料与所述驱动晶体管中对应结构的材料相同,所述第二等效晶体管中各结构在所述开关晶体管中对应结构上的投影,与所述开关晶体管的结构重合,所述第二等效晶体管中各结构的材料与所述开关晶体管中对应结构的材料相同。

6.如权利要求1所述的阵列基板母板,其特征在于,所述测试电路包括第一测试电路和第二测试电路,在所述测试电路工作时,所述第一测试电路中的等效晶体管与所述第二测试电路中的等效晶体管的工作电压、工作温度和工作亮度中的至少一个不同。

7.如权利要求6所述的阵列基板母板,其特征在于,所述第一测试电路和所述第二测试电路设置于同一测试部。

8.如权利要求6所述的阵列基板母板,其特征在于,所述阵列基板包括第一阵列基板、第二阵列基板、第三阵列基板和第四阵列基板,所述测试部包括第一测试部和第二测试部,所述第一测试部设置于所述第一阵列基板和所述第二阵列基板之间,所述第二测试部设置于所述第三阵列基板和所述第四阵列基板之间,所述第一测试电路设置于所述第一测试部,所述第二测试电路设置于所述第二测试部。

9.如权利要求1所述的阵列基板母板,其特征在于,相邻所述等效晶体管之间的间距大于或者等于相邻所述薄膜晶体管之间的间距。

10.一种阵列基板的测试方法,其特征在于,使用如权利要求1至9任一所述的阵列基板母板对阵列基板进行测试,所述阵列基板的测试方法包括:

...

【技术特征摘要】

1.一种阵列基板母板,其特征在于,包括:

2.如权利要求1所述的阵列基板母板,其特征在于,所述薄膜晶体管包括依次设置的第一半导体图案、第一栅极绝缘图案、第一栅极图案、第一层间绝缘图案、第一电极图案和第二电极图案;

3.如权利要求1所述的阵列基板母板,其特征在于,所述阵列基板包括栅极驱动电路,所述栅极驱动电路包括栅极驱动晶体管,所述等效晶体管中各结构在所述栅极驱动晶体管中对应结构上的投影,与所述栅极驱动晶体管的结构重合,所述等效晶体管中各结构的材料与所述栅极驱动晶体管中对应结构的材料相同。

4.如权利要求1所述的阵列基板母板,其特征在于,所述等效晶体管包括第一等效晶体管和第二等效晶体管,所述第一等效晶体管的结构与所述第二等效晶体管的结构存在不同,和/或所述第一等效晶体管的结构中的长度、宽度和厚度与所述第二等效晶体管的结构中对应的长度、宽度和厚度中的至少一个不同;和/或所述第一等效晶体管的结构的材料与所述第二等效晶体管对应结构的材料不同。

5.如权利要求4所述的阵列基板母板,其特征在于,所述阵列基板包括驱动晶体管和开关晶体管,所述驱动晶体管的结构和所述开关晶体管的结构不同,所述第一等效晶体管中各结构在所述驱动晶体管中对应结构上的投影,与所述驱动晶体管的结构重合,所述第一等效晶体管中各结构的材料与所述驱动晶体管中对应...

【专利技术属性】
技术研发人员:张勇敢赵迎春巴静孙昊洲
申请(专利权)人:TCL华星光电技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1