【技术实现步骤摘要】
本专利技术涉及电子电路，尤其涉及一种实时时钟电路和计算设备。
技术介绍
1、rtc（real-time clock，实时时钟）芯片和rtc功能模块分别是消费类电子产品和工业控制领域中应用最广泛的芯片和芯片子模块，能够适用于一切需要微功耗和准确计时场景，例如手机、电视机、复费率电表、高精度时钟、可编程时间控制器和数码相机等场景。rtc芯片的基本功能是向 mcu（microcontroller unit，微控制单元）等主系统处理器提供时、分、秒、日历等时间信息，在主系统掉电以后由片内或片外的备用电池供电，继续保持片内时钟的运行，使得rtc芯片的功耗直接影响着续航时间，因此功耗是rtc芯片的关键性能指标。
2、相关技术中，通常针对rtc芯片的精度和频率锁定及自校准进行改善，仍存在rtc芯片功耗高和面积大的问题。因此，亟需提出一种实时时钟电路来解决上述问题。
技术实现思路
1、有鉴于此，本专利技术提出了实时时钟电路和计算设备。
2、基于上述目的，本专利技术实施例的一方面提供了一种实时时钟电路，该实时时钟电路具体包括：
3、与各关键计数单元一一对应的若干门控时钟；以及
4、与各所述门控时钟连接的门控时钟控制单元，所述门控时钟控制单元用于根据各所述门控时钟的计数范围生成对应的若干时钟控制信号，并将各所述时钟控制信号分别发送至对应的各所述门控时钟以控制各所述门控时钟的开启或关闭；
5、与各所述门控时钟一一对应连接的若干低耗多位触发器，各
6、其中，每个所述低耗多位触发器包括根据数据位宽并联的若干基础多位触发器，所述数据位宽与连接的所述门控时钟对应的所述关键计数单元的计数范围关联。
7、在一些实施方式中，所述门控时钟控制单元还配置为：
8、响应于所述门控时钟对应的关键计数单元不为秒，根据所述门控时钟的计数范围设置第一计数值和第二计数值；
9、获取所述门控时钟连接的所述低耗多位触发器接收的第一计数信号，并判断所述第一计数信号是否满足小于所述第一计数值或大于所述第二计数值；
10、响应于所述第一计数信号满足小于所述第一计数值或大于所述第二计数值，将所述时钟控制信号的值置为一，并向所述门控时钟发送所述时钟控制信号以控制所述门控时钟开启，其中，所述第一计数信号为由与所述低耗多位触发器串联的上一个低耗多位触发器生成的计数信号。
11、在一些实施方式中，所述门控时钟控制单元还配置为：
12、响应于所述第一计数信号大于所述第一计数值且小于所述第二计数值，将对应的所述时钟控制信号的值置为零，并向对应的所述门控时钟发送所述时钟控制信号以控制所述门控时钟关闭。
13、在一些实施方式中，所述门控时钟控制单元还配置为：
14、响应于所述门控时钟对应的关键计数单元为秒，直接将所述时钟控制信号的值置为一以控制所述门控时钟一直开启。
15、在一些实施方式中，所述低耗多位触发器还配置为：
16、响应于串联的上一个低耗多位触发器生成的计数信号满足所述低耗多位触发器连接的所述门控时钟的计数范围的最大值，将所述门控时钟发送的所述时钟信号加一以得到所述计数信号。
17、在一些实施方式中，所述实时时钟电路还包括中断控制器，所述中断控制器用于从所述低耗多位触发器收集或产生中断信号，并根据各所述中断信号的中断优先级将各所述中断信号进行上报或锁存。
18、在一些实施方式中，所述中断控制器还配置为：
19、响应于收集到或产生所述中断信号且所述中断信号的中断优先级不为第一优先级，将所述中断信号锁存于所述中断控制器内；
20、查询与所述中断优先级匹配的第二低耗多位触发器；
21、响应于所述第二低耗多位触发器接收到的第二计数信号满足第二计数范围，将所述中断控制器内锁存的所述中断优先级对应的全部所述中断信号发送至中央处理器，其中，所述第二计数信号由与所述第二低耗多位触发器串联的上一个低耗多位触发器发送。
22、在一些实施方式中，所述中断控制器还配置为：
23、响应于所述中断控制器内锁存的所述中断优先级对应的全部所述中断信号发送完成，释放用于锁存所述中断优先级对应的全部所述中断信号的锁存器的值。
24、在一些实施方式中，所述中断控制器还配置为：
25、响应于收集到或产生所述中断信号且所述中断信号的中断优先级为第一优先级，直接将所述中断信号发送至中央处理器。
26、在一些实施方式中，各所述低耗多位触发器之间按照所述关键计数单元的顺序进行串联，其中，所述关键计数单元的顺序为根据各所述关键计数单元的时长按照由短到长的排序。
27、在一些实施方式中，所述实时时钟电路还包括寄存器单元，所述寄存器单元用于配置各所述中断信号的中断优先级。
28、在一些实施方式中，所述基础多位触发器包括2位触发器类型和3位触发器类型。
29、在一些实施方式中，所述实时时钟电路还包括分频器，所述分频器用于将输入时钟进行分频以输出1hz的时钟信号至各所述门控时钟。
30、在一些实施方式中，所述关键计数单元包括年、月、日、时、分和秒。
31、本专利技术实施例的另一方面，还提供了一种计算设备，包括中央处理器和如上所述的实时时钟电路，所述中央处理器与所述实时时钟电路中的低耗多位触发器连接。
32、本专利技术至少具有以下有益技术效果：
33、（1）本申请提供的实时时钟电路，通过门控时钟逻辑控制单元对年、月、日、时、分和秒的各关键计数单元实现了独立的门控时钟和中断模块的功耗控制策略，即门控时钟逻辑控制单元分别对不同门控时钟设置了对应的第一计数值和第二计数值来控制各门控时钟在特定情况上开启，避免了每个门控时钟都处于常开状态使得多位触发器内部不断接收时钟信号并对其进行翻转，导致产生大量动态功耗的情况，进一步的，门控时钟逻辑控制单元分别根据中断优先级控制各中断信号的锁存或上报，避免了中断信号频繁上报产生不必要的功耗。
34、（2）本申请提供的实时时钟电路，基于数据位宽将若干基础多位触发器进行并联实现了针对性对每个独立的门控时钟设置一个低耗多位触发器，既能够避免了对实时时钟电路内部器件的尺寸进行更改，达到了减少实时时钟芯片的面积的目的，又能够在不影响实时时钟电路精度和性能的前提下实现了降低实时时钟电路的功耗。
35、此外，本专利技术还提供了一种计算设备同样能实现上述技术效果，这里不再赘述。
本文档来自技高网...【技术保护点】
1.一种实时时钟电路，其特征在于，包括：
2.根据权利要求1所述的实时时钟电路，其特征在于，所述门控时钟控制单元还配置为：
3.根据权利要求2所述的实时时钟电路，其特征在于，所述门控时钟控制单元还配置为：
4.根据权利要求2所述的实时时钟电路，其特征在于，所述门控时钟控制单元还配置为：
5.根据权利要求1所述的实时时钟电路，其特征在于，所述低耗多位触发器还配置为：
6.根据权利要求1所述的实时时钟电路，其特征在于，所述实时时钟电路还包括中断控制器，所述中断控制器用于从所述低耗多位触发器收集或产生中断信号，并根据各所述中断信号的中断优先级将各所述中断信号进行上报或锁存。
7.根据权利要求6所述的实时时钟电路，其特征在于，所述中断控制器还配置为：
8.根据权利要求7所述的实时时钟电路，其特征在于，所述中断控制器还配置为：
9.根据权利要求8所述的实时时钟电路，其特征在于，所述中断控制器还配置为：
10.根据权利要求2或7所述的实时时钟电路，其特征在于，各所述低耗多位触发器之间按
11.根据权利要求9所述的实时时钟电路，其特征在于，所述实时时钟电路还包括寄存器单元，所述寄存器单元用于配置各所述中断信号的中断优先级。
12.根据权利要求1所述的实时时钟电路，其特征在于，所述基础多位触发器包括2位触发器类型和3位触发器类型。
13.根据权利要求1所述的实时时钟电路，其特征在于，所述实时时钟电路还包括分频器，所述分频器用于将输入时钟进行分频以输出1Hz的时钟信号至各所述门控时钟。
14.根据权利要求1所述的实时时钟电路，其特征在于，所述关键计数单元包括年、月、日、时、分和秒。
15.一种计算设备，包括中央处理器和如权利要求1到14任一项所述的实时时钟电路，所述中央处理器与所述实时时钟电路中的低耗多位触发器连接。
...【技术特征摘要】
1.一种实时时钟电路，其特征在于，包括：
2.根据权利要求1所述的实时时钟电路，其特征在于，所述门控时钟控制单元还配置为：
3.根据权利要求2所述的实时时钟电路，其特征在于，所述门控时钟控制单元还配置为：
4.根据权利要求2所述的实时时钟电路，其特征在于，所述门控时钟控制单元还配置为：
5.根据权利要求1所述的实时时钟电路，其特征在于，所述低耗多位触发器还配置为：
6.根据权利要求1所述的实时时钟电路，其特征在于，所述实时时钟电路还包括中断控制器，所述中断控制器用于从所述低耗多位触发器收集或产生中断信号，并根据各所述中断信号的中断优先级将各所述中断信号进行上报或锁存。
7.根据权利要求6所述的实时时钟电路，其特征在于，所述中断控制器还配置为：
8.根据权利要求7所述的实时时钟电路，其特征在于，所述中断控制器还配置为：
9.根据权利要求8所述的实时时钟电路，其特征在于，所述中断控制器还配置为：
【专利技术属性】
技术研发人员：孙旭，赵新宇，周玉龙，刘刚，
申请(专利权)人：苏州元脑智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。