【技术实现步骤摘要】
本专利技术涉及一种船岸无线网络通信，具体是一种vdes岸基基站。
技术介绍
1、vdes(vhf data exchange system，甚高频数据交换系统)是ais(automaticidentification system，船舶自动识别系统)的加强和升级版系统，集成现有ais功能，并增加了特殊应用报文和宽带甚高频数据交换功能，可有效缓解现有ais数据通信的压力，满足船对船、船对岸、船对卫星、岸对卫星相互之间的所有数据交换服务的需要，属于第三代海事通信系统。vdes目前处于技术规格、操作特性等技术指标以及覆盖范围预测、卫星下行链路操作和分析等技术标准的制定过程中。目前，国际海事组织各成员国、国际各大航运电子企业都在积极跟进和参与vdes技术研究和标准制定中。
2、虽然现有技术中已经开发了vdes岸基基站，但现有vdes岸基基站却存在一定的缺陷：无法有效实现自主可控性，且灵敏度指标不高。因此，本领域技术人员提供了一种vdes岸基基站，以解决上述
技术介绍
中提出的问题。
技术实现思路
1、本专利技术的目的在于提供一种vdes岸基基站，能够有效实现自主可控性，提高灵敏度指标，以解决上述
技术介绍
中提出的问题。
2、为实现上述目的，本专利技术提供如下技术方案：
3、一种vdes岸基基站，包括天馈模块、射频模块、vdes收发模块、数字基带处理模块以及基站控制器；所述天馈模块包括vhf天线与馈线，其中，vhf天线用以接收发射vhf波段信号，馈线用于传输信号
4、作为本专利技术进一步的方案：所述射频模块包括接收射频前端单元、发射射频前端单元与前端滤波器；其中，所述接收射频前端单元具有三个接收通道实现三分集接收，且三个接收通道分别为rx1、rx2、rx3；所述发射射频前端单元具有一路反馈接收通路，接收耦合回来的功放输出信号，用于功放线性化；所述前端滤波器包括双工器与两个预选滤波器，一路接收通道前端与反馈接收通路前端通过双工器连接一个vhf天线，其余两路接收通道前端分别经过预选滤波器连接一个vhf天线。
5、作为本专利技术再进一步的方案：所述vdes收发模块包括vdes发射机与vdes接收机，且vdes发射机采用直接数字生成方式并用于信号调制，所述vdes接收机采用直接数字采样接收体制并用于信号解调。
6、作为本专利技术再进一步的方案：所述vde发射机包括时隙基准模块、编码模块、调制模块、乒乓缓存模块和多速率模块，其中，所述时隙基准模块用来计数当前系统所在的时隙号，所述编码模块用于完成数据处理流程，使用程序设计语言进行描述，所述调制模块用于完成比特到基带符号的映射，所述乒乓缓存模块用于缓冲一个时隙的调制数据，所述多速率模块用于将低速率的基带信号与高速dac进行速率匹配，同时保持基带信号所携带的信息不变。
7、作为本专利技术再进一步的方案：所述vdes接收机包括多速率模块、捕获模块、解调模块、解码模块与时隙同步模块；所述多速率模块包括抽取模块与自动增益控制模块，其中，所述自动增益控制模块用于实现vdes接收机的功率控制，提高vdes接收机的动态范围，避免输入信号过强或过弱影响vdes接收机灵敏度；所述抽取模块则用于降低数据速率，同时保留有效基带信号，保证vdes接收机能够以比较低的时钟速率进行信号处理；所述捕获模块包括定时同步模块、频率偏移估计模块与相位偏移估计模块，其中，所述频率偏移估计模块用于实现频率估计并为定时同步工作提供了匹配度的信息，所述相位偏移估计模块用于实现相位偏移估计，所述定时同步模块用于实现通信过程中的位同步和帧同步工作；所述解调模块对应vde发射机中的调制模块，且解调模块包括频偏矫正模块和解调判决模块，所述频偏矫正模块用于利用捕获模块的频偏估计值和相位估计值将数据部分的频率偏移量去除，所述解调判决模块用于根据星座图进行符号的逆映射；所述时隙同步模块用于维护vde-ter通信系统中基站与终端的时隙基准，用来计数vdes系统当前的时隙号。
8、作为本专利技术再进一步的方案：所述数字基带处理模块包括中频采集电路、中频发射电路、时钟管理电路、处理器电路和电源管理电路，其中，所述处理器电路包括fpga以及信号处理数据传输接口电路、处理器资源配置电路、功能接口电路、与arm互连电路；所述信号处理数据传输接口电路用于负责信号处理工作，采集和发射电路都直接连接到fpga上，所述中频采集电路的a/d、中频发射电路的d/a均与fpga相连；所述处理器资源配置电路连接到fpga上，用于扩展fpga资源，以便增强信号处理能力的电路；所述功能接口电路用于为fpga实现特定功能；所述fpga通过配置时钟管理电路，来使能、控制各路时钟，同时可以读取时钟管理电路状态，从而实现对整体电路的时钟工作情况进行监测；所述与arm互连电路用于将fpga作为arm的静态存储器，挂在arm的gpmc总线上；所述电源管理电路用于管理电源并供电。
9、作为本专利技术再进一步的方案：所述vhf天线的频率范围为156.000～174.000mhz，且vhf天线的工作带宽为7.0mhz，所述vhf天线的天线阻抗为50ω。
10、作为本专利技术再进一步的方案：所述vdes岸基基站还包括电源模块，用于供应电源并保护电路免受短路、过压、欠压、过流的影响。
11、与现有技术相比，本专利技术的有益效果是：
12、本专利技术基于智能航运对vdes通信的需求，结合海事vdes岸基网络的建设，提出了vdes岸基基站的构成和具体实现方法并进行了成功实践，解决了vdes岸基基站设备技术实现的问题，实现了vdes岸基设备的自主可控，为未来vdes应用奠定了基础。此外，本专利技术提出的vdes岸基基站的构成和实现方法生产出的vdes设备经测试，技术指标满足itu-rm.2092-1技术规范要求，其中ais(automatic identification system)，asm(application specific messages)灵敏度指标优于itu-rm.2092-1技术规范-107dbm，达到-110dbm，有效提高了灵敏度指标。
本文档来自技高网...【技术保护点】
1.一种VDES岸基基站，其特征在于，包括天馈模块、射频模块、VDES收发模块、数字基带处理模块以及基站控制器；
2.根据权利要求1所述的一种VDES岸基基站，其特征在于，所述射频模块包括接收射频前端单元、发射射频前端单元与前端滤波器；其中，所述接收射频前端单元具有三个接收通道实现三分集接收，且三个接收通道分别为RX1、RX2、RX3；所述发射射频前端单元具有一路反馈接收通路，接收耦合回来的功放输出信号，用于功放线性化；所述前端滤波器包括双工器与两个预选滤波器，一路接收通道前端与反馈接收通路前端通过双工器连接一个VHF天线，其余两路接收通道前端分别经过预选滤波器连接一个VHF天线。
3.根据权利要求1所述的一种VDES岸基基站，其特征在于，所述VDES收发模块包括VDES发射机与VDES接收机，且VDES发射机采用直接数字生成方式并用于信号调制，所述VDES接收机采用直接数字采样接收体制并用于信号解调。
4.根据权利要求3所述的一种VDES岸基基站，其特征在于，所述VDE发射机包括时隙基准模块、编码模块、调制模块、乒乓缓存模块和多速率模块，其中
5.根据权利要求4所述的一种VDES岸基基站，其特征在于，所述VDES接收机包括多速率模块、捕获模块、解调模块、解码模块与时隙同步模块；所述多速率模块包括抽取模块与自动增益控制模块，其中，所述自动增益控制模块用于实现VDES接收机的功率控制，提高VDES接收机的动态范围，避免输入信号过强或过弱影响VDES接收机灵敏度；所述抽取模块则用于降低数据速率，同时保留有效基带信号，保证VDES接收机能够以比较低的时钟速率进行信号处理；所述捕获模块包括定时同步模块、频率偏移估计模块与相位偏移估计模块，其中，所述频率偏移估计模块用于实现频率估计并为定时同步工作提供了匹配度的信息，所述相位偏移估计模块用于实现相位偏移估计，所述定时同步模块用于实现通信过程中的位同步和帧同步工作；所述解调模块对应VDE发射机中的调制模块，且解调模块包括频偏矫正模块和解调判决模块，所述频偏矫正模块用于利用捕获模块的频偏估计值和相位估计值将数据部分的频率偏移量去除，所述解调判决模块用于根据星座图进行符号的逆映射；所述时隙同步模块用于维护VDE-TER通信系统中基站与终端的时隙基准，用来计数VDES系统当前的时隙号。
6.根据权利要求1所述的一种VDES岸基基站，其特征在于，所述数字基带处理模块包括中频采集电路、中频发射电路、时钟管理电路、处理器电路和电源管理电路，其中，所述处理器电路包括FPGA以及信号处理数据传输接口电路、处理器资源配置电路、功能接口电路、与ARM互连电路；所述信号处理数据传输接口电路用于负责信号处理工作，采集和发射电路都直接连接到FPGA上，所述中频采集电路的A/D、中频发射电路的D/A均与FPGA相连；所述处理器资源配置电路连接到FPGA上，用于扩展FPGA资源，以便增强信号处理能力的电路；所述功能接口电路用于为FPGA实现特定功能；所述FPGA通过配置时钟管理电路，来使能、控制各路时钟，同时可以读取时钟管理电路状态，从而实现对整体电路的时钟工作情况进行监测；所述与ARM互连电路用于将FPGA作为ARM的静态存储器，挂在ARM的GPMC总线上；所述电源管理电路用于管理电源并供电。
7.根据权利要求1所述的一种VDES岸基基站，其特征在于，所述VHF天线的频率范围为156.000～174.000MHz，且VHF天线的工作带宽为7.0MHz，所述VHF天线的天线阻抗为50Ω。
8.根据权利要求1所述的一种VDES岸基基站，其特征在于，所述VDES岸基基站还包括电源模块，用于供应电源并保护电路免受短路、过压、欠压、过流的影响。
...【技术特征摘要】
1.一种vdes岸基基站，其特征在于，包括天馈模块、射频模块、vdes收发模块、数字基带处理模块以及基站控制器；
2.根据权利要求1所述的一种vdes岸基基站，其特征在于，所述射频模块包括接收射频前端单元、发射射频前端单元与前端滤波器；其中，所述接收射频前端单元具有三个接收通道实现三分集接收，且三个接收通道分别为rx1、rx2、rx3；所述发射射频前端单元具有一路反馈接收通路，接收耦合回来的功放输出信号，用于功放线性化；所述前端滤波器包括双工器与两个预选滤波器，一路接收通道前端与反馈接收通路前端通过双工器连接一个vhf天线，其余两路接收通道前端分别经过预选滤波器连接一个vhf天线。
3.根据权利要求1所述的一种vdes岸基基站，其特征在于，所述vdes收发模块包括vdes发射机与vdes接收机，且vdes发射机采用直接数字生成方式并用于信号调制，所述vdes接收机采用直接数字采样接收体制并用于信号解调。
4.根据权利要求3所述的一种vdes岸基基站，其特征在于，所述vde发射机包括时隙基准模块、编码模块、调制模块、乒乓缓存模块和多速率模块，其中，所述时隙基准模块用来计数当前系统所在的时隙号，所述编码模块用于完成数据处理流程，使用程序设计语言进行描述，所述调制模块用于完成比特到基带符号的映射，所述乒乓缓存模块用于缓冲一个时隙的调制数据，所述多速率模块用于将低速率的基带信号与高速dac进行速率匹配，同时保持基带信号所携带的信息不变。
5.根据权利要求4所述的一种vdes岸基基站，其特征在于，所述vdes接收机包括多速率模块、捕获模块、解调模块、解码模块与时隙同步模块；所述多速率模块包括抽取模块与自动增益控制模块，其中，所述自动增益控制模块用于实现vdes接收机的功率控制，提高vdes接收机的动态范围，避免输入信号过强或过弱影响vdes接收机灵敏度；所述抽取模块则用于降低数据速率，同时保留有效基带信号，保证vdes接收机能够以比较低的时钟速率进行信号处理；所述捕获模块...
【专利技术属性】
技术研发人员：张建东，马融，卢道琦，胡青，陈曦光，岳博文，
申请(专利权)人：交通运输部北海航海保障中心天津通信中心，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。