肖特基二极管、半导体存储器及其制造工艺制造技术

本发明专利技术揭示了一种肖特基二极管、半导体存储器及其制造工艺，所述存储器包含字／位线、半导体层、第一金属层、第二金属层、绝缘材料、电阻转换存储单元；字／位线之间的隔离依靠第一浅沟槽实现，而同一字／位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。本发明专利技术采用新型结构的肖特基二极管，可通过简单的工艺制造出存储器装置，实现存储器器件成本的大幅降低。

【技术实现步骤摘要】

本专利技术属于半导体器件
，涉及一种肖特基二极管，尤其涉及一种双浅沟 道隔离的肖特基二极管，本专利技术同时涉及一种基于双浅沟槽隔离肖特基二极管的半导体存 储器；此外，本专利技术还涉及上述半导体存储器的制造工艺。
技术介绍
电阻转换存储器已经成为当前炙手可热的下一代非易失性通用存储器的候选，并 且已经实现了小批量的商业化，它具有高速、高密度、以及与标准CMOS工艺兼容等特点，有 望全面取代现有的闪存等存储器，具有广阔的市场前景。在高密度的电阻转换存储器的应用中，普遍采用PN 二极管作为选通单元，因为PN 二极管的单位面积相对较小，基于该结构的存储器密度上具有较大的优势，然而该结构的 缺点是制造工艺相对复杂，较为复杂的工艺相应增加了器件制造的成本。肖特基二极管相 比PN 二极管具有更加简单的结构，在制造工艺上也较为简单，因此成本也较低，肖特基二 极管选通的电阻转换存储器相比于PN 二极管具有一定的优势，并且肖特基二极管在电流 和相应时间上也有不错的表现(凌云等，中国专利使用肖特基二极管为选通管的相变存 储单元及制备方法；公开号CN101262005)。
技术实现思路
本专利技术所要解决的技术问题是提供一种双浅沟道隔离的肖特基二极管，可实现 存储器器件成本的大幅降低。本专利技术还提供一种基于双浅沟槽隔离肖特基二极管的半导体存储器，进一步提供 上述半导体存储器的制造工艺，可实现存储器器件成本的大幅降低。为解决上述技术问题，本专利技术采用如下技术方案—种肖特基二极管，所述肖特基二极管包含字/位线、半导体层、第一金属层、第 二金属层、绝缘材料；字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖 特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。作为本专利技术的一种优选方案，所述第一金属层与轻掺杂半导体层之间形成肖特基 接触。作为本专利技术的一种优选方案，所述第二金属层与重掺杂半导体层之间形成欧姆接 触。作为本专利技术的一种优选方案，所述肖特基二极管采用的半导体为单晶半导体，或 为多晶半导体，或为非晶半导体。作为本专利技术的一种优选方案，所述第一浅沟槽和第二浅沟槽之间的夹角为45度 到90度之间。作为本专利技术的一种优选方案，所述第一金属层为金属，或为金属合金，或为金属化 合物。一种基于双浅沟槽隔离肖特基二极管的半导体存储器，所述存储器包含字/位 线、半导体层、第一金属层、第二金属层、绝缘材料、电阻转换存储单元；字/位线之间的隔 离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽 实现；所述第一浅沟槽深于第二浅沟槽。作为本专利技术的一种优选方案，所述第一金属层与轻掺杂半导体层之间形成肖特基 接触。作为本专利技术的一种优选方案，所述第一金属层为金属，或为金属合金，或为金属化 合物。作为本专利技术的一种优选方案，所述第二金属层与重掺杂半导体层之间形成欧姆接 触。作为本专利技术的一种优选方案，所述存储器采用的半导体为单晶半导体，或为多晶 半导体，或为非晶半导体。作为本专利技术的一种优选方案，所述第一浅沟槽和第二浅沟槽之间的夹角为45度 到90度之间。作为本专利技术的一种优选方案，所述电阻转换存储单元能够在电信号的作用下实现 器件单元在高、低电阻之间的可逆转换。一种制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于 包含如下步骤(A)在半导体的基底表面形成第一导电类型的重掺杂；(B)外延同质或者异质半导体层；(D)依次沉积第一金属层和第二金属层；(E)制造第一浅沟槽，深度超过重掺杂半导体层，将重掺杂半导体层分隔成分立的 字线，填充介质材料，并进行平坦化；制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的 深度超过外延半导体层厚度，第二浅沟槽的底部又要高于重掺杂半导体层底部，填充介质 材料，平坦化后即形成了肖特基二极管阵列；(F)继续制造外围电路和电阻转换存储器阵列，形成具有肖特基二极管选通的电 阻转换存储器阵列。作为本专利技术的一种优选方案，所述方法在步骤(B)、步骤(D)之间还包括步骤(C) 进行离子注入，形成适当的掺杂，在外延半导体中形成第一导电类型的轻掺杂。作为本专利技术的一种优选方案，在半导体基底表面形成的第一导电类型重掺杂方案 为原子热扩散法，或离子注入法。作为本专利技术的一种优选方案，所述第一浅沟槽的深度要深于第二浅沟槽的深度。作为本专利技术的一种优选方案，所述第一浅沟槽与第二浅沟槽的交角在45度和90 度之间。作为本专利技术的一种优选方案，所述第一金属层与第一导电类型的轻掺杂半导体层 之间形成肖特基势垒。作为本专利技术的一种优选方案，所述第一金属层为金属，为金属合金，为金属化合 物。作为本专利技术的一种优选方案，所述第一金属层与第二金属层为相同的材料，或为不同的材料。作为本专利技术的一种优选方案，所述电阻转换存储器是指一切能够在电信号的作用 下使电阻能够在高、低电阻态实现反转的存储器件。作为本专利技术的一种优选方案，所述工艺中所采用的半导体为单晶半导体，或为多 晶半导体，或为非晶半导体。一种制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，包含如下步 骤(A2)在半导体的基底上方制造第一浅沟槽；(B2)沉积绝缘的阻挡层材料，通过回刻工艺，去除多余阻挡层材料，仅保留第一浅 沟槽底部的阻挡层材料；(C2)沉积含有特定扩散原子的第一薄膜材料，并使其包覆在第一浅沟槽的侧壁， 去除基底上方以及第一浅沟槽口的第一薄膜材料；(D2)通过退火进行扩散掺杂，形成第一导电类型重掺杂的半导体字线，随后去除 剩余的第一薄膜材料；(E2)填充第一介质材料，并进行平坦化工艺，直到露出半导体顶部；(F2)依次沉积第一金属和第二金属层，通过半导体工艺制造与第一浅沟槽相交 的第二浅沟槽，第二浅沟槽的深度超过第一导电类型轻掺杂半导体层厚度又要浅于重掺杂 层，形成肖特基二极管阵列；(G2)填充第二介质材料，平坦化，露出第二金属层表面；(H2)继续制造外围电路和电阻存储器阵列，形成肖特基二极管选通的电阻转换存 储器阵列。作为本专利技术的一种优选方案，步骤(E2)中，在重掺杂半导体上方的表面层形成第 一导电类型轻掺杂。作为本专利技术的一种优选方案，所述第一浅沟槽的深度要深于第二浅沟槽的深度。作为本专利技术的一种优选方案，所述第一浅沟槽与第二浅沟槽的交角在45度和90 度之间。作为本专利技术的一种优选方案，所述第一金属层与第一导电类型轻掺杂的半导体层 之间形成肖特基势垒。作为本专利技术的一种优选方案，所述第一金属层与第二金属层是相同材料，或是不 同的材料。作为本专利技术的一种优选方案，所述第一金属层为金属，为金属合金，为金属化合 物。作为本专利技术的一种优选方案，所述电阻转换存储器是指一切能够在电信号的作用 下使电阻能够在高、低电阻态实现反转的存储器件。作为本专利技术的一种优选方案，所述第一薄膜材料中含有能够在退火过程中易扩散 的原子，以形成对半导体的第一导电类型扩散掺杂。作为本专利技术的一种优选方案，所述工艺中所采用的半导体为单晶半导体，或为多 晶半导体，或为非晶半导体。一种制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，包含如下步骤(A3)在半导体的基底上方沉积第一金属层，金属层顶部包含第二金属层，第一金 属层与第二金属层材料相同或者不同；(B3)半导体薄膜外延；(C3)掺杂，使外延得到的半本文档来自技高网...

【技术保护点】
一种肖特基二极管，其特征在于：所述肖特基二极管包含字／位线、半导体层、第一金属层、第二金属层、绝缘材料；字／位线之间的隔离依靠第一浅沟槽实现，而同一字／位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：张挺，宋志棠，刘波，封松林，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31[中国|上海]