【技术实现步骤摘要】
本公开属于显示，具体涉及一种移位寄存器、栅极驱动电路和显示装置。
技术介绍
1、目前随着显示产品应用场景的不断拓展，显示产品可能应用于各种极端环境。然而，当显示产品在极端环境下完成上电、显示、下电等操作过程时，容易出现画面异常，例如当车辆运行在极端环境下，车载显示面板的上电过程存在闪屏现象。
技术实现思路
1、本公开旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄存器、栅极驱动电路和显示装置。
2、第一方面，解决本公开技术问题所采用的技术方案是一种移位寄存器包括输入子电路、第一控制子电路、第二控制子电路、下拉子电路和输出子电路；
3、所述输入子电路，被配置为响应于第一时钟信号，控制第一节点和第二节点的电位；
4、所述第一控制子电路，被配置为响应于所述第二节点的信号和第三时钟信号，控制所述第一节点的电位；在工作阶段，所述第三时钟信号与所述第一时钟信号的时序相反；
5、所述下拉子电路，被配置为响应于所述第三时钟信号和所述第一节点的信号，控制第六节点的电位；
6、所述第二控制子电路，被配置为响应于所述第六节点的信号、所述第二节点的信号和第二时钟信号，控制第五节点的电位；在工作阶段，所述第二时钟信号和所述第三时钟信号的时序相同；
7、所述输出子电路，被配置为响应于所述第六节点的信号，输出第一输出信号；或者，响应于所述第五节点的信号，输出第二输出信号。
8、在一些实施例中，所述第二时钟信号和所述第三时
9、所述第三时钟信号的第一电平低于所述第二时钟信号的第一电平；所述第三时钟信号的第二电平高于所述第二时钟信号的第二电平。
10、在一些实施例中，所述第二时钟信号和所述第三时钟信号相同。
11、在一些实施例中，所述输入子电路电连接第一电源信号线和信号输入线；所述第一控制子电路电连接第二电源信号线；所述第二控制子电路电连接第三电源信号线；所述输出子电路电连接第一电源信号线和第二电源信号线。
12、在一些实施例中，在初始化阶段，所述第一时钟信号与所述第二时钟信号时序相同；所述第三时钟信号与所述第二时钟信号时序相反。
13、在一些实施例中，所述输入子电路包括第一晶体管，第二晶体管和第三晶体管；
14、所述第一晶体管的第一极电连接信号输入端，第二极电连接所述第一节点，控制极电连接第一时钟信号线；
15、所述第二晶体管的第一极电连接第一时钟信号线，第二极电连接所述第二节点，控制极电连接所述第一节点；
16、所述第三晶体管的第一极电连接第一电源信号线，第二极电连接所述第二节点，控制极电连接所述第一时钟信号线。
17、在一些实施例中，所述下拉子电路包括第十二晶体管；
18、所述第十二晶体管的第一极电连接所述第一节点，第二极电连接所述第六节点，控制极电连接第三时钟信号线。
19、在一些实施例中，所述第一控制子电路包括第四晶体管、第五晶体管和第二电容；
20、所述第四晶体管的第一极电连接所述第五晶体管的第二极，第二极电连接所述第一节点，控制极电连接第三时钟信号线；
21、所述第五晶体管的第一极电连接第二电源信号线，控制极电连接所述第二节点；
22、所述第二电容的第一极板电连接第四晶体管的控制极，第二极板电连接所述第一节点。
23、在一些实施例中，所述输出子电路包括第九晶体管，第十晶体管和第三电容；
24、所述第九晶体管的第一极电连接第二电源信号线和所述第三电容的第一极板，第二极电连接信号输出端，控制极电连接所述第五节点；
25、所述第十晶体管的第一极电连接第一电源信号线，第二极电连接所述信号输出端，控制极电连接所述第六节点；
26、所述第三电容的第二极板电连接所述第五节点。
27、在一些实施例中，所述移位寄存器还包括隔离子电路，所述隔离子电路，被配置为将所述第二节点和与所述第二节点电连接的所述第二控制子电路隔离；所述第二控制子电路电连接第三节点。
28、在一些实施例中，所述隔离子电路包括第十一晶体管；
29、所述第十一晶体管的第一极电连接所述第二节点，第二极电连接所述第三节点，控制极电连接第一电源信号线。
30、在一些实施例中，所述第二控制子电路包括第六晶体管，第七晶体管，第八晶体管和第一电容；
31、所述第六晶体管的第一极电连接第二时钟信号线，第二极电连接第四节点和所述第一电容的第二极板，控制极电连接所述第三节点和所述第一电容的第一极板；
32、所述第七晶体管的第一极电连接所述第四节点，第二极电连接所述第五节点，控制极电连接所述第二时钟信号线；
33、所述第八晶体管的第一极电连接第三电源信号线，第二极电连接所述第五节点，控制极电连接所述第六节点。
34、在一些实施例中，所述第二控制子电路包括第六晶体管，第七晶体管，第八晶体管，第十三晶体管和第一电容；
35、所述第六晶体管的第一极电连接第二时钟信号线，第二极电连接第四节点和所述第一电容的第二极板，控制极电连接所述第三节点和所述第一电容的第一极板；
36、所述第七晶体管的第一极电连接所述第四节点，第二极电连接所述第五节点，控制极电连接所述第二时钟信号线；
37、所述第八晶体管的第一极电连接第三电源信号线，第二极电连接所述第五节点，控制极电连接所述第六节点；
38、所述第十三晶体管的第一极电连接所述第三电源信号线，第二极电连接所述第六节点，控制极电连接预设控制端。
39、第二方面，本公开实施例还提供了一种栅极驱动电路，包括n个级联的移位寄存器；除了第一级移位寄存器之外，第i+1级所述移位寄存器的信号输入端与第i级所述移位寄存器的信号输出端电连接；n为大于1的正整数，i为小于或等于n的正整数；其中，
40、第i级所述移位寄存器中的第一时钟信号复用为第i+1级所述移位寄存器中的第二时钟信号，第i级所述移位寄存器中的第二时钟信号复用为第i+1级所述移位寄存器中的第一时钟信号，第i级所述移位寄存器中的第三时钟信号复用为第i+1级所述移位寄存器中的第四时钟信号；
41、第i+1级所述移位寄存器中的第四时钟信号与第i+1级所述移位寄存器中的所述第一时钟信号的时序相同。
42、第三方面，本公开实施例还提供了一种显示装置，包括像素驱动电路和如第二方面所述的栅极驱动电路，所述栅极驱动电路与所述像素驱动电路电连接，以为所述像素驱动电路提供栅极控制信号。
本文档来自技高网...【技术保护点】
1.一种移位寄存器，其特征在于，包括输入子电路、第一控制子电路、第二控制子电路、下拉子电路和输出子电路；
2.根据权利要求1所述的移位寄存器，其特征在于，所述第二时钟信号和所述第三时钟信号包括第一电平和第二电平；
3.根据权利要求1所述的移位寄存器，其特征在于，所述第二时钟信号和所述第三时钟信号相同。
4.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路电连接第一电源信号线和信号输入线；所述第一控制子电路电连接第二电源信号线；所述第二控制子电路电连接第三电源信号线；所述输出子电路电连接第一电源信号线和第二电源信号线。
5.根据权利要求4所述的移位寄存器，其特征在于，所述第三电源信号线传输的第三电源信号的电压高于第二电源信号线传输的第二电源信号的电压。
6.根据权利要求1所述的移位寄存器，其特征在于，在初始化阶段，所述第一时钟信号与所述第二时钟信号时序相同；所述第三时钟信号与所述第二时钟信号时序相反。
7.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述输入子电路包括第一晶体管，第二晶体管
8.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述下拉子电路包括第十二晶体管；
9.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述第一控制子电路包括第四晶体管、第五晶体管和第二电容；
10.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述输出子电路包括第九晶体管，第十晶体管和第三电容；
11.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述移位寄存器还包括隔离子电路，所述隔离子电路，被配置为将所述第二节点和与所述第二节点电连接的所述第二控制子电路隔离；所述第二控制子电路电连接第三节点。
12.根据权利要求11所述的移位寄存器，其特征在于，所述隔离子电路包括第十一晶体管；
13.根据权利要求11所述的移位寄存器，其特征在于，所述第二控制子电路包括第六晶体管，第七晶体管，第八晶体管和第一电容；
14.根据权利要求11所述的移位寄存器，其特征在于，所述第二控制子电路包括第六晶体管，第七晶体管，第八晶体管，第十三晶体管和第一电容；
15.一种栅极驱动电路，其特征在于，包括N个级联的移位寄存器；除了第一级移位寄存器之外，第i+1级所述移位寄存器的信号输入端与第i级所述移位寄存器的信号输出端电连接；N为大于1的正整数，i为小于或等于N的正整数；其中，
16.一种显示装置，其特征在于，包括像素驱动电路和如权利要求15所述的栅极驱动电路，所述栅极驱动电路与所述像素驱动电路电连接，以为所述像素驱动电路提供栅极控制信号。
...【技术特征摘要】
1.一种移位寄存器，其特征在于，包括输入子电路、第一控制子电路、第二控制子电路、下拉子电路和输出子电路；
2.根据权利要求1所述的移位寄存器，其特征在于，所述第二时钟信号和所述第三时钟信号包括第一电平和第二电平；
3.根据权利要求1所述的移位寄存器，其特征在于，所述第二时钟信号和所述第三时钟信号相同。
4.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路电连接第一电源信号线和信号输入线；所述第一控制子电路电连接第二电源信号线；所述第二控制子电路电连接第三电源信号线；所述输出子电路电连接第一电源信号线和第二电源信号线。
5.根据权利要求4所述的移位寄存器，其特征在于，所述第三电源信号线传输的第三电源信号的电压高于第二电源信号线传输的第二电源信号的电压。
6.根据权利要求1所述的移位寄存器，其特征在于，在初始化阶段，所述第一时钟信号与所述第二时钟信号时序相同；所述第三时钟信号与所述第二时钟信号时序相反。
7.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述输入子电路包括第一晶体管，第二晶体管和第三晶体管；
8.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述下拉子电路包括第十二晶体管；
9.根据权利要求1～6中任一项所述的移位寄存器，其特征在于，所述第一...
【专利技术属性】
技术研发人员：邱远游，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。