利用破坏性指令的融合制造技术

技术编号：40132424 阅读：8 留言：0更新日期：2024-01-23 22:20

本发明专利技术涉及利用破坏性指令的融合。具体公开了用于利用破坏性指令的融合的系统和方法。例如，用于执行指令的集成电路(例如，处理器)包括被配置为检测存储在处理器核心的处理器流水线中的宏操作序列的融合电路，宏操作序列包括将第一寄存器标识为目的地寄存器的第一宏操作，后接将第一寄存器标识为源寄存器和目的地寄存器这两者的第二宏操作，其中，一个或多个中间宏操作按照程序顺序出现在第一宏操作与第二宏操作之间；确定等同于第一宏操作后接第二宏操作的微操作；以及将微操作转发到一个或多个执行资源电路中的至少一个以用于执行。例如，可以在处理器流水线的向量分派级中检测宏操作序列。

全部详细技术资料下载

【技术实现步骤摘要】

本公开涉及利用破坏性指令的融合。

技术介绍

1、处理器有时执行宏操作融合，其中若干指令集架构(isa)指令在解码级被融合并且作为一个内部操作来处理。宏操作融合是一种降低有效指令计数的技术。最近对这个问题的研究，特别是在risc-v架构的上下文中，已经识别了其中宏操作融合能够避免指令集复杂性的有限区域集。参见，例如，“the renewed case for the reduced instructionset computer:avoiding isa bloat with macro-op fusion for risc-v”bychristopher celio,et.al.,8jul 2016,arxiv:1607.02318[cs.ar](christopher celio等人的“用于精简指令集计算机的新情况：利用用于risc-v的宏操作融合避免isa臃肿问题”，2016年7月8日，arxiv:1607.02318[cs.ar])。然而，该论文的方法没有考虑能够提高效率的许多宏操作融合机会。英特尔公司已经利用融合指令进行了工作，例如在美国专利no.6,675,376中所述。较早的工作包括inmos的t9000晶片机，如在inmos的1993年的第一版的“the t9000 transputer hardware reference manual(t9000硬件参考手册)”中所述。

技术实现思路

1、本专利技术的一个方面涉及一种集成电路，包括：

2、存储器系统；</p>

3、处理器核心，所述处理器核心包括一个或多个执行资源电路，所述执行资源电路被配置为执行微操作以支持包括宏操作的指令集架构，其中，所述处理器核心被配置为按照程序顺序从所述存储器系统中提取宏操作；以及

4、融合电路，所述融合电路被配置为：

5、检测存储在所述处理器核心的处理器流水线中的宏操作序列，所述宏操作序列包括：将第一寄存器标识为目的地寄存器的第一宏操作，后接将所述第一寄存器标识为源寄存器和目的地寄存器这两者的第二宏操作，其中，一个或多个中间宏操作按照所述程序顺序出现在所述第一宏操作与所述第二宏操作之间；

6、确定微操作，所述微操作等同于所述第一宏操作后接所述第二宏操作；以及

7、将所述微操作转发到所述一个或多个执行资源电路中的至少一个以用于执行。

8、本专利技术的另一个方面涉及一种方法，包括：

9、检测被存储在处理器核心的处理器流水线中的宏操作序列，所述宏操作序列包括：将第一寄存器标识为目的地寄存器的第一宏操作，后接将所述第一寄存器标识为源寄存器和目的地寄存器这两者的第二宏操作，其中，一个或多个中间宏操作按照用于从存储器提取宏操作的程序顺序出现在所述第一宏操作与所述第二宏操作之间；

10、确定微操作，所述微操作等同于所述第一宏操作后接所述第二宏操作；以及

11、将所述微操作转发到所述处理器核心的一个或多个执行资源电路中的至少一个以用于执行。

12、本专利技术的再一个方面涉及一种方法，包括：

13、当第一宏操作和第二宏操作被存储在与处理器流水线的标量分派级并行操作的所述处理器流水线的向量分派级中的指令队列中时，检测被存储在所述处理器核心的所述处理器流水线中的宏操作序列，所述宏操作序列包括：将第一寄存器标识为目的地寄存器的所述第一宏操作，后接将所述第一寄存器标识为源寄存器和目的地寄存器这两者的所述第二宏操作；

14、确定微操作，所述微操作等同于所述第一宏操作后接所述第二宏操作；以及

15、将所述微操作转发到所述处理器核心的一个或多个执行资源电路中的至少一个以用于执行。

本文档来自技高网...

【技术保护点】

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，其中，

3.根据权利要求2所述的集成电路，其中，

4.根据权利要求1所述的集成电路，其中，

5.根据权利要求1至4中任一项所述的集成电路，其中，

6.根据权利要求1至4中任一项所述的集成电路，其中，

7.根据权利要求1至4中任一项所述的集成电路，其中，所述融合电路被配置为：

8.根据权利要求1至4中任一项所述的集成电路，其中，

9.根据权利要求1至4中任一项所述的集成电路，其中，

10.根据权利要求1至4中任一项所述的集成电路，其中，

11.根据权利要求1至4中任一项所述的集成电路，其中，

12.根据权利要求1至4中任一项所述的集成电路，其中，

13.一种方法，包括：

14.根据权利要求13所述的方法，其中，

15.根据权利要求14所述的方法，其中，

16.一种方法，包括：

17.根据权利要求16所述的方法，其中，

19.根据权利要求16所述的方法，其中，向量长度是所述处理器核心的动态可配置参数，所述方法包括：

20.根据权利要求16至19中任一项所述的方法，包括：

21.根据权利要求16至19中任一项所述的方法，其中，

22.根据权利要求16至19中任一项所述的方法，其中，

23.根据权利要求16至19中任一项所述的方法，其中，

...

【技术特征摘要】